|
Scusami una curiosità, ma l'A9 è un'architettura dotata di 2 pipeline e che può decodificare / ritirare 2 istruzioni al massimo per ciclo di clock. In che modo sono stati misurati 2.5 DMIPS/MHz, visto che è fisicamente impossibile eseguire più di 2 istruzioni per ciclo di clock?
|