Quote:
Originariamente inviato da II ARROWS
alla fine è un "misero" 25%
|
Un misero 25%? Se fosse vero (ed ho i miei dubbi che sia applicabile ad altre architetture) è un risultato strepitoso sia in ottica performance che risparmio energetico. Immagina un processore che rimane in uno stato di idle più profondo di quanto oggi permesso.
La parte dell'articolo da analizzare è questa:
Per ridurre il traffico dei dati all'interno del chip, l'intera cache del microprocessore è stata sostituita da un pool di memoria condiviso. Il processore prevede il trasferimento dei dati, riducendo il numero di cicli necessari per trasferire ed elaborare gli stessi. Un'architettura di questo tipo potrebbe essere applicata nei dispositivi mobile, ma anche all'interno di server database.
Se fosse così semplice da implementare, come mai un colosso come Intel non lo ha mai applicato nei processori moderni?
Comunque questo articolo è fonte di spunti interessanti.