Quote:
Originariamente inviato da lucusta
mha'! forse, ma in sostanza utilizzano gli stessi transistor come capacitori? e come?, perche' se si devono integrare altre cose, aumentando la superfice, non credo che il 10% di consumo in meno sia altrettanto proficuo rispetto ad un aumento prestazionale....
|
No, i gate sono implicitamente delle capacitanze parassite.
Se ho compreso correttamente quello che intendono (potrei anche prendere una cantonata)
spiegando la cosa in modo molto spannometrico e grezzo (giusto per dare l'idea generale)
essenzialmente il circuito di distribuzione del clock (le linee su cui passa il segnale di clock) invece di essere modellato come una struttura ad albero che si dirama nel chip e finisce con resistenze di terminazione (non proprio ma spero che renda l'idea), viene invece modellato come una rete con maglie interconnesse (una "griglia").
A quel punto hai l'equivalente di un grosso circuito elettrico con vari anelli ecc. prevalentemente con resistenze (sulle linee e sui gate) e capacitanze (quelle parassite sui gate).
In pratica a questo punto se ti limiti a modellarlo come una rete hai "rozzamente" un grosso circuito RC con resistenze e capacitanze distribuite.
Fin qui nessun vero vantaggio.
Se su un circuito RC spari un segnale periodico, le capacitanze caricandosi e scaricandosi tendono a "smussarlo" tagliando principalmente le componenti alte di frequenza (filtro passa-basso).
Quelli di Cyclos hanno "aggiunto induttanze" sulla rete
in modo da ottenere un circuito RLC.
Visto che le induttanze L tagliano le frequenze basse (filtro passa-alto) un RLC propriamente dimensionato (in questo caso scegliendo bene L) è un passa-banda (C "taglia in alto", L "taglia in basso" e solo in una certa banda intermedia il segnale viene smorzato relativamente poco).
Se il clock che viene fornito sta nella "banda intermedia" viene attenuato di meno ed il circuito RLC "aiuta a tenerlo pulito da frequenze spurie".
Il risultato è che per avere una certa qualità di segnale di clock si può usare una potenza inferiore (grazie al filtraggio dell'RLC distribuito).
Questo spiegato a spanne ed in modo molto grezzo, eh!
L'idea di base è "semplice" ma per realizzarla bisogna calcolare tratto per tratto come modificare il carico sulle linee tenendo conto di come poi si ripercuote su tutto il resto della rete e ragionare più in termini di linee di trasmissione che di "circuito elettrico semplice".
N.B. Ripeto, quello che ho scritto sopra serve giusto per dare l'idea di massima, probabilmente ho scritto roba che per un telecomunicazionista o un microelettronico sono semplificazioni eccessive e/o sbagliate.