beh prima di stappare lo spumante tocca vedere quanti problemi di "efficienza" avranno
più si riduce e più proci, dal wafer finiscono dritti nel cestino anzichè nelle confezioni
se l'architettura non è ottimizzata come si deve...
più si scende di scala e più il disturbo nel flusso di elettroni cresce...
quindi non sarà una strada su petali di rosa
siamo quasi al limite di riduzione del silicio