Quote:
Originariamente inviato da bjt2
La velocità di una cache dipende sia dalle correnti parassite delle linee (ridotte dall'ultra low k) che dal guadagno dei transistors (aumentato dall'HKMG). Bisogna vedere quale delle due componenti è preponderante. L'ultra low-k abbassa del 20% le capacità parassite. Il HKMG non ricordo di quanto aumenta il guadagno dei transistors. Certo è che devono fare molte prove per trovare il giusto compromesso... Per la cache L3 non c'è problema, perchè si può variare il clock dell'NB. Ma per la L1 e L2 non si scherza: se si imposta una latenza che il silicio non consente, si rischia di limitare il clock massimo ottenibile.
|
Giusto, dimenticavo il guadagno con HKMG... Beh, pensiamo già che i core 2 hanno HKMG... di buone possibilità ne ha AMD....