[esticbo]

Originariamente inviato da Ratatosk

3. Niente fase di test per il controller DDR3 o inpacchettamento AM2+ per le CPU con controller DDR3 difettoso e taglio laser dello stesso con accantonamento dei die funzionanti per il packaging AM3 nel trimestre successivo (e questo spiega anche lo stesso TDP nonostante l'uscita con un trimestre di ritardo, non trattandosi di nuovo silicio ma dello stesso accantonato e impacchettato diversamente).

Quoto