A parità di architettura e di famiglia logica usata, alla fine il clock dipende dalla velocità delle porte logiche, c'è poco da fare. E la velocità delle porte logiche dipende dalle capacità, dei transistor e delle interconnessioni.
Ci sono sostanzialmente due modi aumentare il clock:
aumentare le correnti aumentando la tensione di alimentazione o diminuendo la tensione di soglia dei transistor, o
diminuire le capacità dei transistor e delle interconnessioni.
Praticamente tutte queste cose sono legate al processo produttivo: e quindi ragionevolissimo legare le possibilità del clock al processo produttivo, considerando però che oggi abbiamo
il problema del TDP che non migliora come le altre grandezze e fa "da muro".
Perché sono differenti architetture
In particolare i Core hanno una pipeline a meno stadi, e la pipeline serve proprio per aumentare la frequenza di clock a parità di processo, pagandola in latenza.
Il
Pentium4 ci da anche un altro spunto di riflessione: lntel lo aveva progettato proprio per farlo arrivare a
10Ghz o più con i processi successivi. Il progetto è fallito perché il Pentium4 si è scontrato con il muro di TDP che non è migliorato coi processi.
Non a caso l'architettura dei Core è stata mutuata da un design per portatili... un design che aveva come fine
l'efficienza energetica! 
p.s. Per
Nehalem, lntel ha detto che ha usato preferibilmente delle porte logiche più lente (CMOS invece della logica dinamica) ma che consumano di meno: vedremo l'effetto che questo avrà sul clock (e sull'overclock)