Vorrei proporre una riflessione, ma non vorrei metterla sul tema ottimismo "funniano".
Quando si è letto l'articolo precedente, in cui praticamente ogni bench era caratterizzato da perdite di IPC rispetto al B3, ipotizzando nessun travisamento e nessuna malintenzione, chiunque avrebbe ipotizzato che gli step C1 e C2 erano dettati dall'intento di sopperire a precisi bug di silicio e forse ad ulteriori ottimizzazioni.
L'articolo successivo, l'ultimo, invece ha delineato un netto avanzamento di IPC praticamente su tutti i bench, e questo implicherebbe che bug, al limite di una certo impatto, non ve ne siano.
Diciamolo chiaro... Se venisse commercializzato domani un Deneb sullo stile C0 come nell'articolo, anche perfettamente simile a quell'SE, sarebbe un passo avanti rispetto al B3, perché aumenta l'IPC, diminuisce il TDP (anche più del 20% come annunciato) e l'overclock sicuramente non è inferiore al B3.
Praticamente, non sarebbe la manna dal cielo, ma comunque un netto passo avanti.
Non dimentichiamoci il discorso B2... meno di un anno fa AMD commercializzò un procio che per quantità di bug e silicio non era nemmeno una frazione in potenza e consumo di questo Deneb ES.
Senza contare che prima AMD vende a 45nm e prima i suoi margini aumenteranno, per la differenza di costo alla fonte.
Cosa AMD sta cambiando nello step C0 --> C1 e forse ---> C2?
Uno step cosa può andare a toccare? Di solito i parametri più facilmente toccati sono il TDP ed il clock-def. L'IPC forse... marginalmente, se si vanno a toccare clock interni quali HT-NB. Modifiche radicali quali L3 non dovrebbero riguardare lo step, ma dovrebbero far parte di una nuova release.
Potrebbe anche essere, se si trattasse solo di 1 step, un diverso modo di trattazione del silicio per aumentare il livello di produzione... ma direi che 2 step sono troppi per un motivo simile.
Credo che il 45nm sia nato felice e che AMD abbia in servo una sorpresa... tanto grande quanto il voler per questo rinunciare a guadagni nell'immediato ed aspettare addirittura step ulteriori.
Mi viene quasi da pensare che se lo step ulteriore possa avere come obiettivo il clock-def, forse il C1 potrebbe anche superare i 2,8GHz annunciatii come max e forse il C2 sarà in un primo tempo proposto come FX con limiti ben più alti.
Il puzzle si chiuderebbe con pure l'annuncio di un Nehalem a settembre, contrariamente a 2009 inoltrato, fino a sto punto lo potrei anche capire, ma Intel non ci ha mai abituato ad un nuovo procio, peraltro totalmente diverso quad nativo e con IPC annunciati maggiori sino al 50% rispetto al Penryn ed a un prezzo che raschia il Q6600? (289$).
Chiaramente non confido assolutamente in un IPC del Deneb in linea con il Nehalem, in quanto sarà certamente inferiore... ma se il Deneb uscisse a clock sopra i 3,5GHz?
Un B2 aveva bisogno di overvolt già ad un 5% in più di clock, rispetto al defaul ed i limiti di overclock erano molto risicati. Il C0, parte dalla stessa frequenza base per arriva là dove ora c'è il B3. Il 9950 arriva al 20% in più di clock senza dover cambiare il Vcore. E si tratta di uno step. Il C0 in questione ha bisogno di overvolt per stare a 3,2GHz, ma tutto sommato con TDP molto bassi. Se il margine dello step fosse come quello dal B2 al B3... immaginiamoci 2 step e ribaltiamoli sul C0
P.S.
Ed ancora non lo abbiamo visto con l'SB750