Buongiorno a tutti, in questo thread spero di riuscire (con l'aiuto delle conoscenze dell'intero forum) a mettere insieme una visione chiara su quando riguarda il Bus interno dell'Athlon64.
Ho cercato in questi 3 giorni dei documenti che mi chiarissero la questione ma non sono ancora riuscito ad arrivare ad una conclusione. Spero di ottenere il vostro aiuto. Grazie anticipatamente.
Allora, Athlon64 come tutti saprete non possiede un vero e proprio FSB, in quanto il memory controller è interno al processore stesso. Il bus di sistema (lo chiamiamo così?) del nuovo Athlon64 è HyperTransport, un bus poit-to-point flessibile configurabile in varie modalità. L'interconnessione HyperTransport tra Procio e Northbridge (l'HyperTransport Tunnel) in questo caso è a 16 bit e 800Mhz DDR, e offre una banda di 6,4GB/sec (3,2GB per canale, visto che è dotato di due canali uno di upstream e uno di downstrem), ossia la stessa banda teorica di picco che c'è in un bus di memoria dualchannel (o singlechannel a 128Bit come nell'Athlon64FX51) con memorie a 200Mhz DDR. Fin qui ci siamo... il bus esterno è chiaro. Ma ci dovrà pur essere un bus interno dato da quel benedetto generatore di clock (CHE C'E'!!!) nel processore o no?!? Come la ricaviamo la frequenza interna del processore?? Non riesco a capire...
Ho letto decine di documenti... oh ragazzi sarà stupido io ma non ce l'ho fatta ad avere un'idea chiara e sicura, anzi! Mi sono confuso... ho infatti inteso una cosa di questo tipo:
Vi sono è un divisore (come avveniva per il PCI o l'AGP col FSB) che corregge la frequenza dell'HyperTransport (un divisore X/4 immagino... visto che il bus esterno è a 800Mhz DDR e il controller di memoria gira a 200Mhz DDR)... che poi viene nuovamente corretto dal moltiplicatore interno (riconosciuto dal CPUz come 10x)... ed ecco il 2000Mhz dell'Athlon64 3200+...
Questo è quello che ho capito... ma ho dei dubbi sulla giustezza delle mie affermazioni... chiaritemi vi prego e insultatemi se ho capito caXXate!
Ciao e grazie ancora anticipatamente.
Naxus.
