La situazione è questa, I BUG dello step B2 sono per due e forse anche di più:
Quote:
Originariamente inviato da bjt2
I due bug sono i seguenti:
Primo BUG:
Sintomo:
Possibile blocco del sistema sotto alto carico, dovuto a cache miss nella cache TLB.
Soluzione temporanea di AMD:
Disabilitare il caching della page table nella cache normale.
Conseguenze:
Su un cache miss nelle TLB deve necessariamente accedere in RAM. Nessuna possibilità di trovare il dato in cache normale. Penalizzazione prestazionale modesta, ma consistente per alti carichi o processi che occupano molta memoria.
Secondo BUG:
Sintomo:
Possibile corruzione dei dati su scrittura parziale (ossia scrittura in memoria di linee di cache parzialmente riempite)
Soluzione temporanea di AMD:
Disabilitare questa funzione. Per scrivere anche un solo byte, la CPU deve prima leggere tutta la linea di cache, unire i dati e riscrivere tutta la linea di cache
Conseguenze:
Maggior carico sulla memoria e grosse perdite di prestazioni, mitigate dal fatto che il Write Combining non sembra disattivato e quindi più scritture piccole possono essere combinate, ma se ci sono molte scritture in coda, può essere forzata una scrittura parziale prima di completare il buffer e allora si avrà scarsa efficienza.
Il BUG più terribile è il secondo, sia perchè il primo, come segnalato da leoneazzurro, non dovrebbe essere presente in CPU sotto 2.4GHz (anche se il documento AMD non specifica una determinata frequenza), sia perchè le prestazioni calerebbero di poco e solo per alto traffico RAM.
|
Ecco l'opinione di leoneazzurro
Quote:
|
Originariamente inviato da leoneazzurro
Ci sono sicuramente dei margini. Occhio che però il bug del TLB non dovrebbe apparire sui Phanom inferiori a 2.4 GHz, per cui alla fine su questo punto non credo si possa recuperare molto. L'altro bug è decisamente più pesante, e sinceramente credo penalizzi fortemente le prestazioni. C'è da dire inoltre che in molte delle recensioni che ho visto viene usato un timing penalizzante (wait state 2 anzichè 1) e questo in una CPU K8 portava via un 5% buono di prestazioni, su Phenom non so quanto in realtà incida, ma è sicuramente indice di una piattaforma ancora acerba. Purtroppo a quest'ora acerba non doveva esserlo.
|
Se il primo è da considerarsi minore il secondo è ben più grave!
AMD per risolvere i problemi ha castrato la CPU per evitare che il sistema diventasse instabile, ma non cè nessun bios in grado di correggere il problema sul silicio dello Step B2 senza perdite di prestazioni.
Nell'attuale K10 cè un bollo di bottiglia da far paura, NON SI SPIEGA ALTRIMENTI
come mai una CPU che può eseguire sempre due operazioni SSE per ciclo di clock con execution unit da 128bit, vada uguale o meno di una CPU K8 che deve dividere l'istruzione come se fosse composta da due distinte operazioni da 64bit ciascuna.
I casi sono due:
1) Il B3 risolve la situazione e siamo tutti più felici...
2) La tecnologia K10 non è in grado di funzionare secondo le specifiche sulla carta, quindi in questo caso non si può fare niente se non aspettare la nuova architettura chiama AMD "Bulldozer
Vi ricordo che la notizia di
techreport.com ha segnalato un problema deniminato "
number 298" che sui documenti AMD non è stato scritto, la scusa è che il responsabile non ha potuto aggiornare i documenti perchè si trova in
ferie!
Secondo me AMD racconta più bugie di pinocchio, solo che in questo caso al posto di allungarsi il naso si accorcia la serietà dell'azienda!