Io intendevo un modello piu logico, in cui rsx accede in maniera efficente ad entrambe i pools, mentre cell accede solo all' xdram, in maniera utilizzabile. Dovvo specificarlo.
Il tuo mi sembra piu' fisico, in cui tamit flexio (IOF?) rsx accede al main memory bus, ma forse sbaglio.
Il frame buffer sta nella gddr3, non vedo motivazioni per mantenerlo in xdram(che vedo piu preziosa), a meno del post processing tramite cell
Grazie delle delucidazioni Marco
Ora ninno, troppo stanco