Curiosità personale anche se banale.

[zuLunis]

Allora, una cosa non mi è molto chiara alla base della differenza tra AMD e Intel.

In pratica, a quanto ho capito, AMD domina su Intel sulla stragrande maggioranza delle applicazioni (tranne encoding e rendering in generale) grazie ad un "Controller di Memoria Integrato".
Questo Controller, è un'esclusiva di AMD oppure una tecnologia che potrebbero adottare tutti? se è così, perkè Intel nn la utilizza?

grazie :)

[jappilas]

Originariamente inviato da zuLunis
Allora, una cosa non mi è molto chiara alla base della differenza tra AMD e Intel.

In pratica, a quanto ho capito, AMD domina su Intel sulla stragrande maggioranza delle applicazioni (tranne encoding e rendering in generale) grazie ad un "Controller di Memoria Integrato".
Questo Controller, è un'esclusiva di AMD oppure una tecnologia che potrebbero adottare tutti? se è così, perkè Intel nn la utilizza?

grazie :)

il controller per la memoria è, appunto, una parte di logica che interfaccia con la memoria il processore, trasferendo dati da e verso di essa, realizzandone il refresh (giacchè la RAM, essendo dinamica, ha bisogno di un rinfresco dei dati nelle celle, operato ogni tot microsecondi) ma anche col resto del sistema, in quanto un po' tutti i componenti ha bisogno di trasferire dati da e verso la RAM)
finora tale parte di logica è quasi sempre stata (salvo alcuni casi di macchine di nicchia, o in ambito embedded) contenuta in un componente elettronico fisicamente staccato dalla cpu:
da una parte per separare la logica di accesso in memoria (la cpu richiede/invia in modo generico dei dati a dei certi indirizzi, attraverso la sua interfaccia col sistema) dalla sua implementazione (che varia a seconda della tipologia di memoria, SDRAM, RAMBUS DRAM, SyncLink DRAM, DDR SDRAM... ognuna con un protocollo "ai pin" e dei requisiti elettrici, differenti) - il che implica che il supporto a una certa tipologia di memoria è compito della MB e quindi al limite, del chipset, ma prescinde dalla CPU
e dall' altra, perchè si riteneva che al "cuore" del sistema ci fosse il memory controller, non tanto il processore che, anche se privilegiato, non è il solo elemento a fare accessi in memoria - il che implica che ogni volta che la cpu accede in memoria è soggetta a un tempo di latenza doppio, quella della sua logica interna dell' interfaccia col chipset, e della logica del chipset, più le latenze fisiologiche della RAM

mettere assieme cpu e controller della memoria implica da una parte prestazioni superiori: essendo il "core" di calcolo più vicino all' interfaccia protocollare (fisica) per la RAM, la latenza _complessiva_ è inferiore, data da quella tipica del banco di RAM DDR, più un contributo quantificabile in alcuni cicli di clock alla frequenza del processore, dovuti alla logica interna
dall' altra che la CPU rimane vincolata a una certa tipologia di ram e, qualora se ne diffondesse una nuova, (ad esempio, se le DDR2 risultassero radicalmente migliori delle DDR e quindi vantaggiose anche per A64) sarebbe necessario un processore nuovo su un socket diverso su una MB nuova...
per i PC di nuova produzione questo è un non-problema, ma per upgradare quelli esistenti...

[sacd]

Si ma la differenza nn si ferma al controller di memoria on die:D

[jappilas]

Originariamente inviato da sacd
Si ma la differenza nn si ferma al controller di memoria on die:D

lui chiedeva essenzialmente di che si tratta riguardo il controller integrato, vantaggi, svantaggi... :O

certo, è implicito che A64 sia una microarchitettura del tutto nuova che implementa quello come uno di tanti accorgimenti per incrementare le prestazioni, insieme a:
precalcolo degli offset
sink register file
scheduler delle micro ops a bassa latenza
...
...
... che vengono trattati da articoli più dettagliati come uno che avevo trovato su arstechnica ....

[zuLunis]

mitico Jappilas, spiegazione cristallinea :)

L'unica cosa che non capisco è, perchè allora Intel non utilizza questo controller di memoria?

[OverClocK79®]

INTEL ha tutto l'interesse a vendere chipset....

visto che il controller di memoria nn è na cosa da poco in un sistema elimanato e integrato quello nella CPU fare un SB semplice sarebbe cosa da tutti diciamo e si troverebbe con troppa concorrenza sul lato chipset

a INTEL invece conviene guadagnarci bene pure sul chipset....
se noti infatti mobo del calibro di un 925 costano ASSAI

BYEZZZZZZZZZZZZ

[jappilas]

Originariamente inviato da OverClocK79®
INTEL ha tutto l'interesse a vendere chipset....

visto che il controller di memoria nn è na cosa da poco in un sistema elimanato e integrato quello nella CPU fare un SB semplice sarebbe cosa da tutti diciamo e si troverebbe con troppa concorrenza sul lato chipset

a INTEL invece conviene guadagnarci bene pure sul chipset....
se noti infatti mobo del calibro di un 925 costano ASSAI

BYEZZZZZZZZZZZZ

anche
in più mi pare vogliano cercare di tenere il piede in più staffe: integrare il memory controller implicherebbe vincolare un processore a una specifica tipologia di RAM , mentre per adesso vogliono spingere per la migrazione a DDR2 senza chiudersi la porta delle DDR nella fascia mainstream/economica fintanto che le DDR2 non avranno risolto i fattori che le rendono poco vantaggiose (latenze intrinseche mediamente superiori, con frequenze poco superiori -> prestazioni complessivamente uguali)
poi mi pare ci sia anche l' aspetto delle piattaforme professionali:
integrare il "northbridge" con la cpu , su un sistema pentium 4 monoprocessore, dal pdv progettuale implica una diminuzione del numero di componenti
ma su un sistema multiprocessore, implica stravolgere abbastanza la topologia che attualmente prevede un bus condiviso per i processori xeon, facente capo al componente che instrada anche la la scheda grafica da una parte, e la memoria da una parte

il northbridge è un modo di collegare "tutto con tutto": togliendolo, i collegamenti tra le cpu (per l' interrupt routing e la coerenza delle cache ) e della RAM con l' I/O devono in qualche modo essere ricreati
infatti, se non erro, A64 implementa un' interfaccia veloce in standard hypertransport proprio per questo...
(sono ancora curioso di vedere come hanno fatto per i sistemi con più di 4 cpu, una sola interfaccia non dovrebeb bastare , quindi un componente ausiliario di smistamento dovrebbe servire per forza... )

[OverClocK79®]

esatto si
finkè nn arriva il dual core possono riutilizzare facilmente il core prescott in multy ripiedinandolo e incarnandolo in quello che attualmente si chiama XEON

cmq l'OPTERON se la cava bene con i suoi banki da ram per ogni processore.....ma come dici tu ha l'ottimo HTT che lo aiuta

BYEZZZZZZZZZZZZZ

[Necromachine]

Originariamente inviato da jappilas
(...)
infatti, se non erro, A64 implementa un' interfaccia veloce in standard hypertransport proprio per questo...
(sono ancora curioso di vedere come hanno fatto per i sistemi con più di 4 cpu, una sola interfaccia non dovrebeb bastare , quindi un componente ausiliario di smistamento dovrebbe servire per forza... )

I sistemi Opteron a 8 vie integrano 3 controller Hyper-Transport, mentre quelli a 2 vie solo 2. I "processori normali" solo 1. :)

[zuLunis]

Originariamente inviato da jappilas
anche
in più mi pare vogliano cercare di tenere il piede in più staffe: integrare il memory controller implicherebbe vincolare un processore a una specifica tipologia di RAM , mentre per adesso vogliono spingere per la migrazione a DDR2 senza chiudersi la porta delle DDR nella fascia mainstream/economica fintanto che le DDR2 non avranno risolto i fattori che le rendono poco vantaggiose (latenze intrinseche mediamente superiori, con frequenze poco superiori -> prestazioni complessivamente uguali)
poi mi pare ci sia anche l' aspetto delle piattaforme professionali:
integrare il "northbridge" con la cpu , su un sistema pentium 4 monoprocessore, dal pdv progettuale implica una diminuzione del numero di componenti
ma su un sistema multiprocessore, implica stravolgere abbastanza la topologia che attualmente prevede un bus condiviso per i processori xeon, facente capo al componente che instrada anche la la scheda grafica da una parte, e la memoria da una parte

il northbridge è un modo di collegare "tutto con tutto": togliendolo, i collegamenti tra le cpu (per l' interrupt routing e la coerenza delle cache ) e della RAM con l' I/O devono in qualche modo essere ricreati
infatti, se non erro, A64 implementa un' interfaccia veloce in standard hypertransport proprio per questo...
(sono ancora curioso di vedere come hanno fatto per i sistemi con più di 4 cpu, una sola interfaccia non dovrebeb bastare , quindi un componente ausiliario di smistamento dovrebbe servire per forza... )
questo è un pò meno chiaro :|