View Full Version : Agli ingegneri elettronici chiedo.....
possibile che non si trovi in rete la bechè minima traccia di animazioni riguardanti circuiti elementari tipo flip flop, latch D o S-R etc...?
cavolo, non ci credo che il PC non venga usato anche per produrre materiale di questo tipo
è 2 giorni che cerco ma non trovo niente:muro:
ditemi voi
animazioni di flip-flop?
cos'e' un cartone animato?
no capisco, cosa ci sarebbe da animare?
Originariamente inviato da pierpo
animazioni di flip-flop?
cos'e' un cartone animato?
no capisco, cosa ci sarebbe da animare?
:rotfl: è la stessa cosa che mi sono chiesto io!! :D
Originariamente inviato da pierpo
no capisco, cosa ci sarebbe da animare?
E' che, in realtà, il sogno di qualunque ingegnere elettronico è quello di completare un circuito, alitarci sopra e dirgli "ti dono la vita" e vedere che questo si anima e inizia a funzionare... :asd: :D
Originariamente inviato da pierpo
no capisco, cosa ci sarebbe da animare?
coooooosaaaa ?
da te non me lo sarei mai aspettata una affermazione del genere!!!
ma scherzi ???
:D
scherzo; si vede che non sei del mestiere o almeno, non hai mai preparato materiale didattico
nel caso di circuiti flip flop è possibile animare a modi circuito idraulico il comportamento di un segnale nel momento in cui il suo ingresso cambia stato (0->1) e viceversa
Originariamente inviato da misterx
coooooosaaaa ?
da te non me lo sarei mai aspettata una affermazione del genere!!!
ma scherzi ???
:D
scherzo; si vede che non sei del mestiere o almeno, non hai mai preparato materiale didattico
nel caso di circuiti flip flop è possibile animare a modi circuito idraulico il comportamento di un segnale nel momento in cui il suo ingresso cambia stato (0->1) e viceversa
In sei anni di ingegneria elettronica non ho mai sentito una cosa simile... :wtf:
cià che vi posto un esempio se nò qui non la finiamo più
si richiede più elasticità mentale però :D
chiamatela simulazione del segnale, io per deformazione la chiamo animazione
ecco
http://courses.csusm.edu/cs231lam/cs231am/notes/SR-latch-sequence.gif
una costatazione seria
mentre voi state qui ad inorridire, dall'altra parte dell'oceano c'è gente che le cose le fa veramente, e questo un pò mi spiace
elasticità ragazzi: su;)
Originariamente inviato da misterx
cià che vi posto un esempio se nò qui non la finiamo più
si richiede più elasticità mentale però :D
Elasticità mentale da un ingegnere? Illuso :D
Originariamente inviato da misterx
mentre voi state qui ad inorridire, dall'altra parte dell'oceano c'è gente che le cose le fa veramente, e questo un pò mi spiace
elasticità ragazzi: su;)
Mica inorridisco, semplicemente non le avevo mai viste...
Vabbè ma queste cose qui si fanno tranquillamente a mano con le tabelle entrata/uscita e i passaggi intermedi se interessano... le gif animate mi sembrano un po' da "ufficio complicazione cose semplici" :D
Originariamente inviato da gpc
Mica inorridisco, semplicemente non le avevo mai viste...
Vabbè ma queste cose qui si fanno tranquillamente a mano con le tabelle entrata/uscita e i passaggi intermedi se interessano... le gif animate mi sembrano un po' da "ufficio complicazione cose semplici" :D
sisi:mc:
:D:D:D
:sofico:
Se non le trovi fai così:
prendi il circuito che ti interessa;
lo studi su carta segnando lo stato degli ingressi e delle uscite nelle varie configurazioni;
apri un programma di grafica, disegni il circuito e lo colori facendo i vari frame;
crei la gif e la metti su internet;
mi dici l'indirizzo in pvt e io te lo posto qui facendo bella figura di quello che ti aiuta e ti trova le tue animazioni :sofico: :D
Originariamente inviato da gpc
mi dici l'indirizzo in pvt e io te lo posto qui facendo bella figura di quello che ti aiuta e ti trova le tue animazioni :sofico: :D
sei proprio un ingegnere :D:D:D
Originariamente inviato da misterx
up
Ma cosa uppi!! Non esistono!! Te le fai a mano!! :asd: :D :D :D
Originariamente inviato da gpc
Ma cosa uppi!! Non esistono!! Te le fai a mano!! :asd: :D :D :D
ammazzaho che porta sfiga che sei :D:D:D
Originariamente inviato da misterx
ammazzaho che porta sfiga che sei :D:D:D
Sono il re dei gufi:
http://www.valcamonicambiente.it/monitoraggio/fauna/uccelli/img/guforeale.jpg
:asd:
shadylane
22-03-2004, 17:27
Prova con digital works
Originariamente inviato da gpc
Sono il re dei gufi:
ed allora chiedo a sua maestà di illustrare il funzionamento di questo :)
quando C=S=1 siamo nella fase di SET ma
C non è un segnale continuo ma un'onda quadra perchè......boh
http://courses.csusm.edu/cs231lam/cs231am/notes/controlled-SR-latch.gif
Se non sbaglio digital works lo faceva...no???
Originariamente inviato da misterx
ed allora chiedo a sua maestà di illustrare il funzionamento di questo :)
quando C=S=1 siamo nella fase di SET ma
C non è un segnale continuo ma un'onda quadra perchè......boh
http://courses.csusm.edu/cs231lam/cs231am/notes/controlled-SR-latch.gif
Non ho capito cosa vuoi sapere...
Comunque certo che C è un'onda quadra, sarà il clock che rende attivo il circuito solo durante il ciclo positivo.
Vuoi sapere le uscite in base ai valori delle entrate?
Allora, con C=0:
Q= stato precedente
Qneg= stato precedente
con C=1:
S=0, R=0:
Q= stato precedente
Qneg= stato precedente
S=0, R=1:
Q= 0
Qneg= 1
S=1, R=0:
Q= 1
Qneg= 0
S=1, R=1:
Q= 0
Qneg= 0
(ma se non mi ricordo male questa configurazione degli ingressi non era ammessa)
Spero di non aver fatto casino... ma in ogni caso... VO rulezzzz!! :sofico: :D
onestamente non consco tale programma
Originariamente inviato da misterx
onestamente non consco tale programma
manco io... ma 'ste cose semplici si fanno a mano, sennò non impari mai!
quello che non mi è chiaro è come fa a memorizzare un bit sto cavolo di flipflop o latch S-R e ti spiego anche perchè :D
ero convinto che la RAM fosse costituita da una miriade di, chiamiamole pastigliette, con la proprietà di poter mantenere a piacere(quindi effetto memoria) una carica elettrica positiva=1
invece porza zozza non è proprio così :D
pensandoci bene una RAM così fatta, quella da me ipotizzata, sarebbe di una lentezza estrema: il tempo di carica e scarica sarebbe forse troppo elevato
mentre, nella realtà, è la corrente o tensione che se segue un percorso attribuendo in funzione del caso, zero oppure uno :muro:
dai, dimmi che nn è come questa mia ultima e mi sparo :D
Originariamente inviato da gpc
manco io... ma 'ste cose semplici si fanno a mano, sennò non impari mai!
non preoccuparti, non è questo il problema; molte volte anche se le cose sulla carta riescono, non è detto che le si è capite sino in fondo: e so che capisci bene ciò che sto dicendo ;)
Originariamente inviato da misterx
quello che non mi è chiaro è come fa a memorizzare un bit sto cavolo di flipflop o latch S-R e ti spiego anche perchè :D
ero convinto che la RAM fosse costituita da una miriade di, chiamiamole pastigliette, con la proprietà di poter mantenere a piacere(quindi effetto memoria) una carica elettrica positiva=1
invece porza zozza non è proprio così :D
no neanche un po' :D
Ho degli schemi di RAM che avevamo studiato in elettronica 2, adesso a memoria non li ricordo, ma posso cercarli...
pensandoci bene una RAM così fatta, quella da me ipotizzata, sarebbe di una lentezza estrema: il tempo di carica e scarica sarebbe forse troppo elevato
mentre, nella realtà, è la corrente o tensione che se segue un percorso vale zero se l'altro vale 1:muro:
dai, dimmi che nn è come questa mia ultima e mi sparo :D
Non ho mica capito bene quello che dici, sai...?
Comunque puoi spararti lo stesso :D
Originariamente inviato da misterx
non preoccuparti, non è questo il problema; molte volte anche se le cose sulla carta riescono, non è detto che le si è capite sino in fondo: e so che capisci bene ciò che sto dicendo ;)
Ehhh se lo capisco... :rolleyes: se penso a tutti gli esami di analisi che ho passato, per capire poi dopo due o tre corsi cos'era quella roba che avevo fatto... :D
se non mi hai capito rifo in forma di domanda
come cavolo si fa a dire che quel circuito è in grado di memorizzare qualcosa ?
Bilancino
22-03-2004, 19:24
Originariamente inviato da misterx
se non mi hai capito rifo in forma di domanda
come cavolo si fa a dire che quel circuito è in grado di memorizzare qualcosa ?
Tu li vedi il lato logico del problema. il lato pratico che per memorizzare una informazione c'è un condensatore (esempio) che se carico indica che ha 1.
Ciao
Originariamente inviato da misterx
se non mi hai capito rifo in forma di domanda
come cavolo si fa a dire che quel circuito è in grado di memorizzare qualcosa ?
Se mantiene in uscita lo stato precedente.
Per esempio, nel caso del circuito che hai postato prima, se in ingresso non attivi il reset o non attivi il set, l'uscita resta quella del ciclo di clock precedente.
Originariamente inviato da gpc
Se mantiene in uscita lo stato precedente.
Per esempio, nel caso del circuito che hai postato prima, se in ingresso non attivi il reset o non attivi il set, l'uscita resta quella del ciclo di clock precedente.
ma quindi memorizzare significa creare un percorso della corrente; non viene memorizzata una carica elettrica d qualche parte
quindi:
se la corrente passa per Q il bit=1
se la corrente passa per Q' il bit=0
Originariamente inviato da misterx
ma quindi memorizzare significa creare un percorso della corrente; non viene memorizzata una carica elettrica d qualche parte
quindi:
se la corrente passa per Q il bit=1
se la corrente passa per Q' il bit=0
No no no, aspetta, bisogna distinguere i due aspetti della questione...
Cioè, se parliamo a livello di tecnologia elettronica, sì certo, nella RAM immagazzini una carica (ed è per questo che deve essere "rinfrescata" -temine osceno- per ovviare alle perdite), mentre se vuoi guardare i circuiti semplicemente dal punto di vista logico allora è come ti ho detto prima.
Guarda il circuito che hai postato, con C=0. Dove lo vedi un percorso elettrico? E' tutto a zero all'ingresso, e l'uscita non può essere determinata a priori... perchè? Semplice: perchè deve mantenere lo stato precedente.
Originariamente inviato da gpc
Cioè, se parliamo a livello di tecnologia elettronica, sì certo, nella RAM immagazzini una carica (ed è per questo che deve essere "rinfrescata" -temine osceno- per ovviare alle perdite), mentre se vuoi guardare i circuiti semplicemente dal punto di vista logico allora è come ti ho detto prima.
e infatti così la sapevo ma, studiando ora quel circuito "logico" mi sono nati tutti i dubbi di questa terra e mi stavo quasi rigiocando quanto avevo imparato sulla RAM
ora so di non essere ancora in grado di vedere quel circuito sotto al punto di vista logico anche se, sulla carta, sembra tutto chiaro
e pensare che me lo avevano detto che non era affatto banale
Scoperchiatore
22-03-2004, 19:58
Originariamente inviato da misterx
chiamatela simulazione del segnale, io per deformazione la chiamo animazione
ecco
http://courses.csusm.edu/cs231lam/cs231am/notes/SR-latch-sequence.gif
una costatazione seria
mentre voi state qui ad inorridire, dall'altra parte dell'oceano c'è gente che le cose le fa veramente, e questo un pò mi spiace
elasticità ragazzi: su;)
io ho fatto un programma in pascal, in 4° liceo, che fa l'animazione del circuito di and e or che portano allo xor :D
se ti interessa la ripesco :D
Originariamente inviato da misterx
e pensare che me lo avevano detto che non era affatto banale
:D
No ti assicuro che non è per nulla banale... ho visto com'è fatta una singola cella di memoria a livello dei transistor e ti assicuro che non è per nulla banale :D
Anche perchè la si studia così in linea teorica, poi ci sono mille accorgimenti per ridurre le perdita, aumentale le velocità, poi vedrai quali sono i compromessi da fare, etc etc etc... ;)
Originariamente inviato da Bilancino
Tu li vedi il lato logico del problema. il lato pratico che per memorizzare una informazione c'è un condensatore (esempio) che se carico indica che ha 1.
Ciao
il fatto è che non riesco a vedere il condensatore in una "visione", pardon per il termine, logica
Originariamente inviato da misterx
il fatto è che non riesco a vedere il condensatore in una "visione", pardon per il termine, logica
Allora se ti dico che quello che si carica spesso e volentieri non è un vero condensatore ma o la capacità di gate del mos o la capacità parassita delle linee vai in crisi definitivamente :D
Tu vedila così: il condensatore immagazzina una carica, e questa carica ti dà lo stato logico dell'uscita, 1 o 0.
Però il condensatore devi tenerlo isolato dal resto del circuito, sennò si scarica una volta che è sparito il segnale che l'ha caricato, ok?
Il circuito che c'è attorno fa proprio questo: isola e "rinfresca" (bleah) l'informazione contenuta nel condensatore sotto forma di carica e dà la possibilità di leggerla.
Ti è più chiaro così?
Originariamente inviato da gpc
Tu vedila così: il condensatore immagazzina una carica, e questa carica ti dà lo stato logico dell'uscita, 1 o 0.
Però il condensatore devi tenerlo isolato dal resto del circuito, sennò si scarica una volta che è sparito il segnale che l'ha caricato, ok?
Il circuito che c'è attorno fa proprio questo: isola e "rinfresca" (bleah) l'informazione contenuta nel condensatore sotto forma di carica e dà la possibilità di leggerla.
Ti è più chiaro così?
ci medito su un pochino per vederci le similituidini, poi ti dico
grazie 1000:)
Bilancino
22-03-2004, 20:27
Originariamente inviato da gpc
Allora se ti dico che quello che si carica spesso e volentieri non è un vero condensatore ma o la capacità di gate del mos o la capacità parassita delle linee vai in crisi definitivamente :D
Nooooooooooooo, non scendiamo troppo..........:D
Ciao
Originariamente inviato da Bilancino
Nooooooooooooo, non scendiamo troppo..........:D
Ciao
e xchè ? ;)
Bilancino
22-03-2004, 21:04
Originariamente inviato da misterx
e xchè ? ;)
Alla fine si rischia di fare più casino perchè l'argomento diventa complesso.........le capacità parassite non si considerano sempre dipende anche dalla frequenza a cui si lavora........
Ciao
Originariamente inviato da Bilancino
Alla fine si rischia di fare più casino perchè l'argomento diventa complesso.........le capacità parassite non si considerano sempre dipende anche dalla frequenza a cui si lavora........
Ciao
condivido :)
mi accontento della parte logica
;)
http://maui.theoinf.tu-ilmenau.de/~sane/projekte/flipflop/embed_flipflop.html
Originariamente inviato da misterx
;)
http://maui.theoinf.tu-ilmenau.de/~sane/projekte/flipflop/embed_flipflop.html
C'hai messo tutta la notte per farlo, eh? :D
Mazzulatore
23-03-2004, 10:20
Originariamente inviato da misterx
quello che non mi è chiaro è come fa a memorizzare un bit sto cavolo di flipflop o latch S-R e ti spiego anche perchè :D
ero convinto che la RAM fosse costituita da una miriade di, chiamiamole pastigliette, con la proprietà di poter mantenere a piacere(quindi effetto memoria) una carica elettrica positiva=1
invece porza zozza non è proprio così :D
pensandoci bene una RAM così fatta, quella da me ipotizzata, sarebbe di una lentezza estrema: il tempo di carica e scarica sarebbe forse troppo elevato
mentre, nella realtà, è la corrente o tensione che se segue un percorso attribuendo in funzione del caso, zero oppure uno :muro:
dai, dimmi che nn è come questa mia ultima e mi sparo :D
guarda che le memorie ram sono condensatori, collegati a pass transistor che regolano la carica/scarica/mantenimento.
Studiati gli shift register. in genere si capiscono prima le cose più complesse. In effetti il latch così com'è non è molto espressivo.
qual'è la funzione principale delle mappe di Karnaugh ?
a) semplificare circuiti logici ?
b) semplificare espressioni booleane ?
c) rompere le bals a chi le studia :D
Originariamente inviato da misterx
qual'è la funzione principale delle mappe di Karnaugh ?
a) semplificare circuiti logici ?
b) semplificare espressioni booleane ?
c) rompere le bals a chi le studia :D
La c!!! :D
Karnaugh no ti supplico... l'ho fatto malissimo con un profe CANE e poi non l'ho più visto in altri corsi, per cui praticamente l'ho rimosso...
Se non ricordo male (cosa molto probabile), comunque, mi pare che servisse ad analizzare le uscite in base agli stati degli ingressi... boh... o qualcosa di simile... no no, guarda, lascia perdere che propro non ricordo :ops:
Originariamente inviato da gpc
La c!!! :D
Karnaugh no ti supplico... l'ho fatto malissimo con un profe CANE e poi non l'ho più visto in altri corsi, per cui praticamente l'ho rimosso...
Se non ricordo male (cosa molto probabile), comunque, mi pare che servisse ad analizzare le uscite in base agli stati degli ingressi... boh... o qualcosa di simile... no no, guarda, lascia perdere che propro non ricordo :ops:
non ti lamentare :D
ora si usano mintermini e maxtermini
da quel poco che ho capito:muro: , servono per semplificare: non i circuiti ma l'espressione booleana che ne deriva
in pratica se il tuo circuito rappresentato sotto forma di espressione booleana è costituito di parecchie variabili, semplificando ottieni il cuore o, per così dire, i veri responsabili (registri, ingressi, variabili) che "comandano" il circuito
esempio:
se creiamo un multiplexer a 3 ingressi con 2 segnali di controllo, attraverso l'espressione booleana ci accogiamo che variando i segnali di controllo abbiamo in uscita una delle tre variabili in ingresso
mah, chissà se sono stato chiaro:D
Originariamente inviato da misterx
mah, chissà se sono stato chiaro:D
Guarda, chiaro o non chiaro, la cosa non mi tocca più di tanto visto che ho già dato con un 30 e lode :fuck: :ciapet: :D :D
Freeride
25-03-2004, 11:49
Io ho fatto un intero corso di un semestre sulle animazioni dei circuiti logici. Peccato, avrei voluto seguire storia del cinema.
ps: anche tu fai il dams?
:muro: :D
Originariamente inviato da Freeride
Io ho fatto un intero corso di un semestre sulle animazioni dei circuiti logici. Peccato, avrei voluto seguire storia del cinema.
ps: anche tu fai il dams?
onestamente non ho capito un' H
Originariamente inviato da misterx
onestamente non ho capito un' H
Non ti preoccupare, ti stava solo pigliando per il culo... :O
:D
Freeride
25-03-2004, 17:39
Originariamente inviato da misterx
onestamente non ho capito un' H
cvd!
Originariamente inviato da Freeride
cvd!
fls?
ho letto solo i primi quattro post, kmq credo intenda l'onda... tipo quando fai i circuiti con microwind (http://intrage.insa-tlse.fr/~etienne/Microwind/) e ti dà la forma d'onda del segnale in uscita :stordita:
vedo che non avete mai visto i cartoni del rofessor baldazar o similar name :D
vi ricordate la gocciolina che seguiva tutte le tubature ?
;)
Originariamente inviato da misterx
vedo che non avete mai visto i cartoni del rofessor baldazar o similar name :D
vi ricordate la gocciolina che seguiva tutte le tubature ?
;)
Che infanzia triste che devi aver avuto... :(
:D :D
StefAno Giammarco
26-03-2004, 17:22
Originariamente inviato da misterx
vedo che non avete mai visto i cartoni del rofessor baldazar o similar name :D
vi ricordate la gocciolina che seguiva tutte le tubature ?
;)
Misterics, i tuo interlocutori sono troppo giovani per aver visto quel cartone... bal, bal, baldazar... :D
Originariamente inviato da gpc
Che infanzia triste che devi aver avuto... :(
:D :D
ci scommetto che manco sai chi è :sofico:
Originariamente inviato da misterx
ci scommetto che manco sai chi è :sofico:
Come l'hai capito? :wtf:
:D :asd:
robydream
26-03-2004, 17:39
Originariamente inviato da gpc
Come l'hai capito? :wtf:
:D :asd:
Buonasera! (ciao GP)
Ti aiuto, lo facevano alla Domenica pomeriggio, proprio dopo UFO.... ma tu sei troppo giovane.... beato te!
Originariamente inviato da gpc
Come l'hai capito? :wtf:
:D :asd:
:D:D:D
http://users.libero.it/ugo.bais/columbo3.JPG
gpc, come te la spieghi la prima riga corrispondente a memoria ?
http://art.supereva.it/eratourania/Image78.gif
S R Q
---------------------
0 0 memoria
0 1 0 reset
1 0 1 set
1 1 proibita
http://art.supereva.it/eratourania/elettronica_digitale_3.htm?p
Era quello che ti spiegavo all'inizio, ovvero che quando in ingresso hai 0 - 0, l'uscita mantiene lo stato che aveva nel ciclo di clock precedente ;)
Originariamente inviato da gpc
Era quello che ti spiegavo all'inizio, ovvero che quando in ingresso hai 0 - 0, l'uscita mantiene lo stato che aveva nel ciclo di clock precedente ;)
mah, io sotto il punto di vista logico mica ce lo vedo quel circuito
se all'uscita di Q ci attacco una lampadina ed in S mando tensione la lampadina si accende
se ora metto S=0 R=0 la lampadina si spegne e non rimane certo accesa
secondo logica si spegnerebbe nella condizione S=0, R=0
chiamala logica :confused:
::tony design
27-03-2004, 08:28
Originariamente inviato da misterx
possibile che non si trovi in rete la bechè minima traccia di animazioni riguardanti circuiti elementari tipo flip flop, latch D o S-R etc...?
cavolo, non ci credo che il PC non venga usato anche per produrre materiale di questo tipo
è 2 giorni che cerco ma non trovo niente:muro:
ditemi voi
Non sono un ingegnere elettronico, ma sono al secondo anno di Informatica... i circuiti di cui parli l'ho studiati in "Architettura degli elaboratori" ... (bellissima materia), appena li trovo ti dò il link dei lucidi del mio prof... sono spiegati abbastanza bene... se invece vuoi te li spiego io....
::tony:D
::tony design
27-03-2004, 08:33
Ecco qui... ho trovato il link!!
Vai a QUESTA (http://www.di.unito.it/%7Ebaldoni/didattica/aa0203/ArchA/) pagina e scaricati il pdf che si chiama "Il livello logico digitale: Memoria", è quello che interessa a te!!
Sempre nella pagina trovi il link per scaricare il programma che ti fà le simulazioni di tutto quello che vuoi...
Si chiama Digital Works...
Buona Fortuna
Fammi poi sapere...
Ciao ciao...tony:D
Originariamente inviato da misterx
mah, io sotto il punto di vista logico mica ce lo vedo quel circuito
se all'uscita di Q ci attacco una lampadina ed in S mando tensione la lampadina si accende
se ora metto S=0 R=0 la lampadina si spegne e non rimane certo accesa
secondo logica si spegnerebbe nella condizione S=0, R=0
chiamala logica :confused:
Ma guarda te se devo spiegare i latch mentre faccio colazione appena sveglio... :muro: :D
Allora, guarda:
http://art.supereva.it/eratourania/Image78.gif
Adesso analizza il circuito quando hai zero in tutti e due gli ingressi...
L'uscita Q, visto che l'ingresso R è zero, dipende da Q negato: se quest'ultimo è uno, Q diventa zero, e di conseguenza Q negato viene tenuto ad uno dal circuito stesso (visto che S è zero).
Per cui vedi che l'uscita dipende dallo stato in cui si trovavano le uscite Q e Q negato, perchè il circuito "autosostiene" le sue uscite quando non c'è nessun cambiamento nell'ingresso.
Capito? ;) Posso tornare a far colazione? :D
lascia perdere la colazione che ingrassi :D:D
:O quello che intendevo dire è il seguente:
leggere il circuito non è sufficiente a comprenderne il suo funzionamento, del resto tu hai aggiunto:
perchè il circuito "autosostiene"
togli questa informazione ed il circutio così com'è non rispecchia la realtà :sofico:
e cioè:O se sai che un latch ha quel modo di funzionare, caratteristica non disegnabile nel ciruito, è comprensibile ;)
Originariamente inviato da misterx
lascia perdere la colazione che ingrassi :D:D
Io non sono grasso :O
Ho solo le linee morbide... :O
:D
:O quello che intendevo dire è il seguente:
leggere il circuito non è sufficiente a comprenderne il suo funzionamento, del resto tu hai aggiunto:
perchè il circuito "autosostiene"
togli questa informazione ed il circutio così com'è non rispecchia la realtà :sofico:
e cioè:O se sai che un latch ha quel modo di funzionare, caratteristica non disegnabile nel ciruito, è comprensibile ;)
Ma è proprio per come è fatto il circuito che questo si "autosostiene" quando i segnali in ingresso sono nulli... cos'è che non hai capito? :wtf:
Hai gli ingressi che dipendono anche dalle uscite... fin qui ci siamo? Gli ingressi dei NOR sono collegati a Q e Q negato, per cui le loro uscite dipendono anche da questi valori (che sono le uscite stesse), e quando gli altri due ingressi (S e R) sono nulli, possiamo tranquillamente dire che le uscite dipendono ESCLUSIVAMENTE dalle uscite stesse.
Ed i collegamenti sono fatti in maniera tale che un 1 su Q mantenga la sua uscita ad 1 finchè non cambia qualcosa negli ingressi.
Guarda che questo lo si capisce benissimo dal circuito... non riesco a capire proprio cosa non ti sia chiaro.
forse così riesco a farmi capire
io vede quelle 2 porte NOR come se fossero un circuito elettrico e non logico
per questo dico che non può funzionare.....
tu mi dici che se metto S=1 e R=0 Q rimane a 1 anche se metto S=0
nella mia visione, se metto S=0=tenzione a zero, una eventuale lampadina connessa a Q si spegne
la differenza è che nella tua testa sai già che un latch è un componente di memoria che si comporta così, autoritiene un'informazione; ma se osservi il circuito sotto al punto di vista elettrico, non logico quindi, fai il mio stesso errore: tolgo la S=tensione la lampadina si spegne
nella logica invece; fornisco S=1=lampadina accesa; mettoS=0=lampadina ancora accesa
per spegnerla devo mettere R=1=reset
capito il mio dubbio ?:)
Originariamente inviato da misterx
forse così riesco a farmi capire
io vede quelle 2 porte NOR come se fossero un circuito elettrico e non logico
per questo dico che non può funzionare.....
tu mi dici che se metto S=1 e R=0 Q rimane a 1 anche se metto S=0
nella mia visione, se metto S=0=tenzione a zero, una eventuale lampadina connessa a Q si spegne
la differenza è che nella tua testa sai già che un latch è un componente di memoria che si comporta così, autoritiene un'informazione; ma se osservi il circuito sotto al punto di vista elettrico, non logico quindi, fai il mio stesso errore: tolgo la S=tensione la lampadina si spegne
nella logica invece; fornisco S=1=lampadina accesa; mettoS=0=lampadina ancora accesa
per spegnerla devo mettere R=1=reset
capito il mio dubbio ?:)
Sì ho capito, ma ti stai sbagliando al 100%.
Tu pensi al NOR come circuito elettrico... benissimo, ma cosa credi che sia? Un singolo componente? Certo che no, è un circuito complesso... E tra l'altro non tieni in conto la controreazione.
Non è che ti stia dicendo come funziona perchè so che funziona così, anzi, se devo essere sincero non me lo ricordavo proprio nel dettaglio... si vede dal circuito, sia che tu lo consideri dal punti di vista elettrico (ma allora dovresti disegnarmi i circuiti dei singoli NOR), sia dal punto di vista logico, perchè il risultato è esattamente lo stesso, e non può essere altrimenti.
Provo a rispiegartelo:
Hai un NOR, che ha uscita 1 solo quando gli ingressi sono tutti e due 0, ok?
Uno dei due ingressi è zero, per cui l'uscita sarà zero o uno a seconda di quello che c'è sull'altro ingresso, ok?
Ora, l'altro ingresso non è altro che la negazione dell'uscita del NOR (perchè abbiamo Q e Q negato), ok?
Ma l'uscita è stata determinata nel ciclo precedente, quando non eravamo nella configurazione S=R=0, per cui possiamo dire che l'uscita dipende dallo stato precedente (concetto di memoria).
Se l'uscita del NOR che stiamo considerando adesso era 0 nello stato precedente, allora l'uscita dell'altro NOR era 1 (perchè uno è Q e l'altro Q negato).
Per cui il NOR che stiamo guardando si trova in ingresso 0 (per ipotesi) e 1 (l'uscita dell'altro NOR), e di conseguenza dà in uscita 0, che è uguale a quello che c'era nello stato precedente.
Lo stesso discorso lo fai per il secondo NOR, ma tutto questo come vedi è semplicemente un discorso elettrico, che si fa per comodità con gli 0 e gli 1 visto che è un circuito logico, ma non è che un ragionamento che parte dal presupposto che sappiamo già come funziona il circuito...
Hai capito adesso?
scusa se ribadisco ma da un disegno = schema logico così semplice, il profano non ne capisce al volo il vero funzionamento
è come se ti disegnassi un rubinetto e non ti facessi vedere che al suo interno c'è una saracinesca e tu ti dovessi accontentare del fatto che ti ho detto:
ruoti in senso orario = chiudi
al contrario apri :D
ora tu mi hai aggiunto che una porta NOR è un circuito complesso, dallo schema per me si evince tutto il contrario
cmq, penso che a me basti sapere che un latch è un circuito di memoria che memorizza uno stato (0/1) nei modi sopra indicati
Originariamente inviato da misterx
scusa se ribadisco ma da un disegno = schema logico così semplice, il profano non ne capisce al volo il vero funzionamento
Ma chi ha mai detto che il profano deve capire il funzionamento?
è come se ti disegnassi un rubinetto e non ti facessi vedere che al suo interno c'è una saracinesca e tu ti dovessi accontentare del fatto che ti ho detto:
ruoti in senso orario = chiudi
al contrario apri :D
Allora, se tu fai l'idraulico ti può bastare sapere che da una parte apri e dall'altra chiudi, se li devi progettare i rubinetti o spiegare come funzionano allora no... cioè, sono due cose completamente diverse.
ora tu mi hai aggiunto che una porta NOR è un circuito complesso, dallo schema per me si evince tutto il contrario
No! Ti sbagli! Dallo schema non si evince proprio niente! Perchè lo schema in questo caso non ti dice nulla su qual'è il funzionamento a livello di schema elettrico di quel circuito, che può essere fatto in parecchi modi diversi lasciando fissi i blocchi funzionali, che è quello che invece rappresenta.
Quello che ti voglio far capire è che tu scindi il discorso "elettrico" da "logico", e arrivi a risultati diversi, ma in realtà non è così: il discorso "logico" è una semplificazione dell'elettrico, ma portano agli STESSI IDENTICI risultati.
E' come se tu predessi il manuale d'istruzione di uno stereo e vedessi i vari blocchetti "lettore cd - radio - uscita casse" e dicessi, ah che stronzata, è semplicissimo.
Eh no, non funziona così...
Con lo schema logico tu guardi i blocchi funzionali che compongono il circuito (e anche qui puoi farlo a vari livelli, perchè puoi vedere tutto come porte logiche, oppure ad esempio il flip flop, latch, etc come blocchi singoli, oppure addirittura iniziare a vedere CPU, etc... capisci? Tutto dipende da quello che vuoi studiare, e scegli la rappresentazione che preferisci), con lo schema elettrico tu guardi COME sono fatti quei componenti logici.
Ma è chiaro che le conclusioni devono essere le stesse.
Il discorso che ti ho fatto io, per spiegarti come funziona il circuito di memoria, è puramente basato sul circuito logico: se tu lo volessi fatto sul circuito elettrico ci metteremmo mezza giornata, io a spiegarlo e tu a capirlo (dubito, anche qualche mese visto che non capisco questo :D :asd: ok scusa, bastardata, non ho saputo resistere... :O :D ).
cmq, penso che a me basti sapere che un latch è un circuito di memoria che memorizza uno stato (0/1) nei modi sopra indicati
Dipende. Se io fossi profe dell'università e facessi un corso di calcolatori e ti chiedessi come funziona un latch e non mi sapresti rispondere ti rimanderei a casa all'istante perchè non è possibile non capire il funzionamento di circuiti così semplici... e perchè, se non capisci questi, non capirai nulla di quelli più complicati.
Originariamente inviato da gpc
Ma chi ha mai detto che il profano deve capire il funzionamento?
quel profano sono io ...... :)
aspe che qui forse per colpa mia siamo andati fuori strada....
Io studio informatica quindi, inizio a pensare che le informazioni che desidero ottenere escono dal mio corso, anzi, forse stò entrando in quello che è il settore elettronico :D
morale
pensavo che uno schema logico fosse già di per sè esplicativo; invece, ciò che vi è rappresentato sono solo simboli grafici che nulla lasciano trasparire del loro funzionamento interno :D
il loro funzionamente quindi, non lo puoi scoprire osservando il disegno, ma te lo devono spiegare e ciò è un male per me, in quanto te lo devi ricordare :(
in definitiva l'informatico deve sapere che mettendo ad 1 un particolare ingresso si mette ad 1 una particolare uscita
se la si vuole resettare si fa l'esatto contrario
ma come funziona internamente ?
chiedere all'ing. elettronico :D
se me lo chiedono all'esame è questo quello che credo io debba sapere e null'altro
Originariamente inviato da misterx
quel profano sono io ...... :)
Allora non devi capire :D
aspe che qui forse per colpa mia siamo andati fuori strada....
E me lo dici dopo quattro pagine?? :muro: :D
Io studio informatica quindi, inizio a pensare che le informazioni che desidero ottenere escono dal mio corso, anzi, forse stò entrando in quello che è il settore elettronico :D
Ehhhhh direi... :O
morale
pensavo che uno schema logico fosse già di per sè esplicativo; invece, ciò che vi è rappresentato sono solo simboli grafici che nulla lasciano trasparire del loro funzionamento interno :D
Esattamente!
il loro funzionamente quindi, non lo puoi scoprire osservando il disegno, ma te lo devono spiegare e ciò è un male per me, in quanto te lo devi ricordare :(
Ri-esattamente!
in definitiva l'informatico deve sapere che mettendo ad 1 un particolare ingresso si mette ad 1 una particolare uscita
se la si vuole resettare si fa l'esatto contrario
Esatto.
Comunque questo non ti salva dal capire come e perchè funziona un latch :D
ma come funziona internamente ?
chiedere all'ing. elettronico :D
Giusto! Anche perchè sennò noi restiamo senza lavoro... :asd:
se me lo chiedono all'esame è questo quello che credo io debba sapere e null'altro
Sì ma anche come funziona, non solo come si usa.
La descrizione che ti ho fatto è al 100% solo a livello di logica, non sono assolutamente sceso al livello dell'elettronica, per cui io dico che è meglio che tu lo sappia ;)
Originariamente inviato da gpc
Comunque questo non ti salva dal capire come e perchè funziona un latch
azz, se mi dici così ripartiamo dall'inizio
il funzionamento logico oramai l'ho capito :D
me lo avrai spiegato 100 volte :sofico:
S R Q
---------------------
0 0 memoria
0 1 0 reset
1 0 1 set
1 1 proibita
cmq, non c'è come uscire di strada di tanto in tanto, per capire che si sta viaggiando su un terreno incompatibile col mezzo che si ha a disposizione :D
Originariamente inviato da misterx
azz, se mi dici così ripartiamo dall'inizio
il funzionamento logico oramai l'ho capito :D
me lo avrai spiegato 100 volte :sofico:
S R Q
---------------------
0 0 memoria
0 1 0 reset
1 0 1 set
1 1 proibita
cmq, non c'è come uscire di strada di tanto in tanto, per capire che si sta viaggiando su un terreno incompatibile col mezzo che si ha a disposizione :D
Noooooooo :muro:
Se non mi dici COSA non hai capito delle spiegazioni che ti ho fatto, non posso spiegartelo diversamente!!!
Quotami la spiegazione che non hai capito e dimmi ESATTAMENTE cosa non hai chiaro, perchè ormai anche la mia tastiera ha capito come funziona un latch!! :cry: :D
ma è riassunto nella tabella tutto quanto, a mio avviso, dev'essere di competenza di un informatico
mi viene il dubbio e ti chiedo: cosa intendi tu con "capire il funzionamento di un latch" ?
oltre a descriverne il comportamento "logico" non vedo cos'altro si possa aggiungere senza splafonare in altri settori
Originariamente inviato da misterx
ma è riassunto nella tabella tutto quanto, a mio avviso, dev'essere di competenza di un informatico
mi viene il dubbio e ti chiedo: cosa intendi tu con "capire il funzionamento di un latch" ?
oltre a descriverne il comportamento "logico" non vedo cos'altro si possa aggiungere senza splafonare in altri settori
Cosa intendo per capire il funzionamento?
Semplice: rispondimi a questa domanda... Perchè il latch mantiene l'uscita che aveva nel ciclo di clock precedente quando gli ingressi sono entrambi 0? Che cosa del circuito logico del latch gli conferisce questa caratteristica?
Originariamente inviato da gpc
Perchè il latch mantiene l'uscita che aveva nel ciclo di clock precedente quando gli ingressi sono entrambi 0?
Che cosa del circuito logico del latch gli conferisce questa caratteristica?
domande bellissime :)
ma siamo sicuri che devo conoscere un latch a tal punto ?
provo a risponderti senza leggere nulla:
il responsabile è la re-alimentazione? "feedback" o come cavolo si scrive ?
Originariamente inviato da misterx
domande bellissime :)
Inutile che dissimuli, sono perfettamente cosciente che sarei un profe bastardissimo :D
ma siamo sicuri che devo conoscere un latch a tal punto ?
IMHO, sì.
Anche perchè se non capisci il funzionamento di un circuito con due porte logiche, come credi di capire come funzionano circuiti più complessi come un mux, per esempio? ;)
provo a risponderti senza leggere nulla:
il responsabile è la re-alimentazione? "feedback" o come cavolo si scrive ?
Il candidato sviluppi meglio la sua risposta... :O
spero di essere chiaro :D
consideriamo un latch costituito da due semplici porte NOR che hanno la proprietà di invertire i segnali presenti alle loro entrate
se ora setto S=0 ed R=0 ho Q=0 e Q'=0 quindi a livello elettrico nessuna variazione; il latch rimane nello stato precedente: se era a 0 rimane a zero e se era a 1 rimane a 1
perchè ha questo comportamento ?
perchè è stato progettato per reagire così
se ora setto S=0 ed R=1 ho Q=0 e Q'=1 (il latch si resetta)
in definitiva
il latch si setta ogni volta che l'ingresso S viene posto allo stato 1
la combinazione S=1 ed R=1 non è consentita in quanto Q=1 e Q'=1 penso sia priva di significato
Freeride
27-03-2004, 21:57
Originariamente inviato da misterx
la combinazione S=1 ed R=1 non è consentita in quanto Q=1 e Q'=1 penso sia priva di significato
Q e Q' non sono Q e Qnegato ovvero tra Q e Q' non c'è la funzione Q'=not(Q), è solo riportato così per convenienza e per trarre in inganno!
La situazione non è priva di significato in quanto non rispetta tale regola ma perchè porta ad uno stato ambiguo, non utilizzabile: ad es se da S=R=1 passo a S=R=0 non posso determinare cosa avrò sulle uscite... meglio quindi non usarlo!
Un prof passato disegnava il latch con le 2 uscite Q e Q' e poi alla Q collegava una logica not e scriveva "questo è il vero Qnegato".
Originariamente inviato da misterx
spero di essere chiaro :D
consideriamo un latch costituito da due semplici porte NOR che hanno la proprietà di invertire i segnali presenti alle loro entrate
:eek:
Assolutamente no!
Il NOR è un OR con un NOT sull'uscita...
Scrivimi la tabella della verità (o come cavolo la chiamate voi... quella dove vedi ingressi-uscite) del NOR!!
se ora setto S=0 ed R=0 ho Q=0 e Q'=0
:eekk: ORRORE!
Q e Q negato sono uguali?!
quindi a livello elettrico nessuna variazione; il latch rimane nello stato precedente: se era a 0 rimane a zero e se era a 1 rimane a 1
Sì ma non mi hai spiegato il perchè.
E' quello che ti ho spiegato almeno tre volte, rileggi e ripetimelo con parole tue.
E se fai copia-incolla ti sbrano... anzi no, ti spiego sbagliato :D
perchè ha questo comportamento ?
perchè è stato progettato per reagire così
Ho ucciso per molto meno... :incazzed:
se ora setto S=0 ed R=1 ho Q=0 e Q'=1 (il latch si resetta)
in definitiva
il latch si setta ogni volta che l'ingresso S viene posto allo stato 1
Questo va bene... è detto proprio alla cazzo ma va bene...
la combinazione S=1 ed R=1 non è consentita in quanto Q=1 e Q'=1 penso sia priva di significato
No, te l'ha spiegata bene Freeride, ma il fatto che tu non abbia capito questo mi fa dedurre che ancora non hai capito il perchè mantiene lo stato precedente... rileggiti le spiegazioni che ti ho dato, verifica su carta segnandoti lo stato delle porte ad ogni passaggio i vari passi e poi ripeti la risposta.
Se fossi stato un prof ti avrei segato almeno per tre appelli di fila dopo questo :D
Originariamente inviato da misterx
lascia perdere la colazione che ingrassi :D:D
:O quello che intendevo dire è il seguente:
leggere il circuito non è sufficiente a comprenderne il suo funzionamento, del resto tu hai aggiunto:
perchè il circuito "autosostiene"
togli questa informazione ed il circutio così com'è non rispecchia la realtà :sofico:
e cioè:O se sai che un latch ha quel modo di funzionare, caratteristica non disegnabile nel ciruito, è comprensibile ;)
In pratica vuoi sapere dove trova l'energia per mantenere la lampadina accesa giusto?
Beh...tieni conto che i circuiti integrati sono comunque costantemente alimentati, quindi quando ho un 1 in uscita allora ho ad esempio la tensione Vcc in uscita, ok?
Per quanto riguarda le mappe di karnaugh servono proprio a semplificare (minimizzare) un'espressione booleana, e quindi anche un circuito logico, visto che un'espressione booleana descrive proprio un circuito logico.
Inoltre esiste anche un secondo metodo, utilizzato soprattutto nel caso in cui si hanno più di 4 variabili, Quine-McCluskey (che spero di aver scritto bene).
gpc, tranquillo che non baro, non è nella mia indole ;)
stiamo ragionando su questo:
http://art.supereva.it/eratourania/Image78.gif
queste 2 porte NOR che per me sono due porte OR+NOT terminale, invertono ciò che entra al suo ingresso
il funzionamento di tali porte io l'ho appreso così; se è sbagliato correggimi :)
ingresso1 ingresso2 uscita OR uscita NOR
0 0 0 1
0 1 1 0
1 0 1 0
1 1 1 0
attenzione, la tabella della verità qui sopra, non si riferisce al circuito latch sopra ma al funzionamento di una porta OR generica 3a colonna e NOR 4a colonna
la pseudotabella(così la chiamano al mio corso) di verità del latch è:
S R Q
---------------------
0 0 memoria
0 1 0 reset
1 0 1 set
1 1 proibita
S=0 e R=0 per me significa che se non provoco nessuna variazione agli ingressi del latch, esso rimane nello stato precedente; quindi, nessuno scandalo :D
Originariamente inviato da misterx
gpc, tranquillo che non baro, non è nella mia indole ;)
stiamo ragionando su questo:
http://art.supereva.it/eratourania/Image78.gif
queste 2 porte NOR che per me sono due porte OR+NOT terminale, invertono ciò che entra al suo ingresso
il funzionamento di tali porte io l'ho appreso così; se è sbagliato correggimi :)
ingresso1 ingresso2 uscita OR uscita NOR
0 0 0 1
0 1 1 0
1 0 1 0
1 1 1 0
La tabella è giusta, ma quello che scrivi tu non è corretto:
"invertono ciò che entra al suo ingresso"
si può riferire solo ad un NOT, non ad un NOR, che invece come dici giustamente prima è un OR negato...
attenzione, la tabella della verità qui sopra, non si riferisce al circuito latch sopra ma al funzionamento di una porta OR generica 3a colonna e NOR 4a colonna
la pseudotabella(così la chiamano al mio corso) di verità del latch è:
S R Q
---------------------
0 0 memoria
0 1 0 reset
1 0 1 set
1 1 proibita
S=0 e R=0 per me significa che se non provoco nessuna variazione agli ingressi del latch, esso rimane nello stato precedente; quindi, nessuno scandalo :D
Sì ma non mi hai ancora spiegato il perchè (che è quello che ti ho scritto io nelle spiegazioni precedenti).
Ti ripeto, rileggiti le spiegazioni che ti ho dato, e poi fatti tutti i passaggi su carta scrivendo quello che succede se passo, per esempio, da S=1 R=0 a S=R=0.
Così vedi se hai capito il funzionamento...
aspetta va che qua, che casino :D
ecco quello che sto intendendo io dalla tua domanda:
abbiamo una porta NOT che per sua natura è un invertitore; giusto ?
giusto!
io sto capendo che tu mi stai chiedendo:
come fa una porta NOT ad invertire il segnale al suo ingresso ?
ed io:
che ne so ? non sono un ingegnere elettronico :D
io devo solo sapere che se desidero avere un invertitore devo usare una porta NOT; fine delle mie conoscenze
se poi all'interno c'è un diodo o componente similare è affar tuo :D
se invece per funzionamento intendi la conseguenza di ciò che trovo alle uscite del latch ogni volta che setto 0/1 ai suoi ingressi, per me questo modo di funzionamento è riassunto perfettamente nella tabella da me più volte postata
io non penso che il tradurre step by step ed in parole ciò che è già riassunto nella tabella vuol significare di aver capito
inizio a pensare che non vi sia altro da capire
Riassumo
abbiamo 2 NOR che con le loro uscite si alimentano a vicenda, invertendo ogni volta il valore ricevuto al loro ingresso
e cioè se considero che:
Q=1
Q'=0
il latch sta memorizzando qualcosa
come faccio a settare il latch nel modo sopra esposto ?
S=1
R=0
domanda:
perchè il latch in questo caso rimane con l'uscita Q allo stato 1 anche se ora setto:
S=0
R=0
risposta:
perchè è stato progettato per variare le sue uscite solo co le seguenti combinazioni:
S=1 R=0 SET
S=0 R=1 RESET
Beh...forse con la prima domanda fai un pò di confusione tra causa ed effetto, sarebbe più corretto ragionare così:
Il latch ha uscite
Q=1
Q'=0
Ma quando è stato impostato così?
Se
S=1
R=0
Allora ho settato adesso l'uscita ad 1
Se
S=0
R=0
Allora l'uscita è stata mantenuta in quello stato da un instante di tempo precedente.
Originariamente inviato da misterx
aspetta va che qua, che casino :D
ecco quello che sto intendendo io dalla tua domanda:
abbiamo una porta NOT che per sua natura è un invertitore; giusto ?
giusto!
io sto capendo che tu mi stai chiedendo:
come fa una porta NOT ad invertire il segnale al suo ingresso ?
ed io:
che ne so ? non sono un ingegnere elettronico :D
:muro:
Non ho mai chiesto come funziona un not!!! Ti sto chiedendo come funziona un latch!! :muro: :cry:
io devo solo sapere che se desidero avere un invertitore devo usare una porta NOT; fine delle mie conoscenze
se poi all'interno c'è un diodo o componente similare è affar tuo :D
se invece per funzionamento intendi la conseguenza di ciò che trovo alle uscite del latch ogni volta che setto 0/1 ai suoi ingressi, per me questo modo di funzionamento è riassunto perfettamente nella tabella da me più volte postata
No cazzarola, io non ti sto chiedendo che tipo di logica usare, a MOS o a BJT, con carico resistivo o attivo!! Ti sto chiedendo di SPIEGARMI COME FUNZIONA IL CIRCUITO LOGICO CHE FORMA UN LATCH! Questa è logica pura, potrebbe pure essere fatto con pali di legno e ruote di pietra, non c'entra nulla l'elettronica!
Tu DEVI capire PERCHE' un latch mantiene l'informazione del ciclo di clock precedente! Altrimenti sei meno di un perito...
Mi riquoto:
"Provo a rispiegartelo:
Hai un NOR, che ha uscita 1 solo quando gli ingressi sono tutti e due 0, ok?
Uno dei due ingressi è zero, per cui l'uscita sarà zero o uno a seconda di quello che c'è sull'altro ingresso, ok?
Ora, l'altro ingresso non è altro che la negazione dell'uscita del NOR (perchè abbiamo Q e Q negato), ok?
Ma l'uscita è stata determinata nel ciclo precedente, quando non eravamo nella configurazione S=R=0, per cui possiamo dire che l'uscita dipende dallo stato precedente (concetto di memoria).
Se l'uscita del NOR che stiamo considerando adesso era 0 nello stato precedente, allora l'uscita dell'altro NOR era 1 (perchè uno è Q e l'altro Q negato).
Per cui il NOR che stiamo guardando si trova in ingresso 0 (per ipotesi) e 1 (l'uscita dell'altro NOR), e di conseguenza dà in uscita 0, che è uguale a quello che c'era nello stato precedente.
Lo stesso discorso lo fai per il secondo NOR, ma tutto questo come vedi è semplicemente un discorso elettrico, che si fa per comodità con gli 0 e gli 1 visto che è un circuito logico, ma non è che un ragionamento che parte dal presupposto che sappiamo già come funziona il circuito... "
io non penso che il tradurre step by step ed in parole ciò che è già riassunto nella tabella vuol significare di aver capito
Mah guarda, è quello che dici che dimostra che non hai capito!
inizio a pensare che non vi sia altro da capire
Riassumo
abbiamo 2 NOR che con le loro uscite si alimentano a vicenda, invertendo ogni volta il valore ricevuto al loro ingresso
Cazzoooooo...
Il NOR NON INVERTE L'INGRESSO, quello è il lavoro che fa il NOT.
Ma l'hai capito questo? Hai capito cosa fa un NOR???
e cioè se considero che:
Q=1
Q'=0
il latch sta memorizzando qualcosa
Perchè, se memorizza uno 0 (Q=0, Q'=1) non sta memorizzando qualcosa?
come faccio a settare il latch nel modo sopra esposto ?
S=1
R=0
domanda:
perchè il latch in questo caso rimane con l'uscita Q allo stato 1 anche se ora setto:
S=0
R=0
risposta:
perchè è stato progettato per variare le sue uscite solo co le seguenti combinazioni:
S=1 R=0 SET
S=0 R=1 RESET
Sì ma maremma porcella, non spieghi niente!
Ti sto praticamente chiedendo perchè si accende la lampadina se spingo l'interruttore e tu mi stai rispondendo, perchè è fatta per accendersi!!!
Rileggiti la spiegazione che ti ho ricopiato e vedi se capisci...
Originariamente inviato da misterx
calma calma
:)
Sì sì scusa, hai ragione, è che quando spiego una cosa per tre o quattro volte e poi mi rifanno le domande come se non avessi detto niente m'infervoro :p
Ne sanno qualcosa quelli che sono venuti a fare ripetizioni da me... si beccavano dei cazziatoni da storia--- però poi le cose le hanno imparate bene :D
Originariamente inviato da gpc
però poi le cose le hanno imparate bene
ecco perchè ti sto stressando :D
voglio imparare bene;)
Originariamente inviato da misterx
ecco perchè ti sto stressando :D
voglio imparare bene;)
Allora dovrai sopportare i cazziatoni... :asd:
E soprattutto fare quello che ti dico io!!!
Adesso rileggiti le spiegazioni che ti ho dato, fai passo per passo lo sviluppo di quello che succede agli ingressi e alle uscite delle porte logiche passando da una configurazione all'altra, e concentrati sul passaggio S=1 R=0 a S=R=0, dopo di che riprova a spiegarmi il PERCHE' il latch funziona come funziona.
...e se mi rispondi ancora "perchè è fatto apposta per fare così" ti taglio le mani :D
http://art.supereva.it/eratourania/Image78.gif
Per S=1 e R=0 si ha che:
Qneg=0 , Q=1 perchè ?
Separiamo per semplicità le due porte NOR nelle loro componenti principali e cioè; OR+NOT
il nostro valore “1” entrando nella porta OR, indifferentemente dal valore presente nell'altro ingresso della medesima porta OR situata in alto nel disegno, esce incolume da tale porta; insomma, entra “1” ed esce “1”.
All'uscita della porta OR però, c'è ad attenderlo una porta NOT che nega al nostro “1” di uscirne incolume.
Se il nostro “1” vuole passarla liscia, deve lasciarsi trasfomare in uno “0”.
Il nostro “1” accetta e prosegue il suo percorso rotolando verso l'altra porta NOR, quella in basso nel disegno.
Arrivato all'ingresso della seconda porta OR, il nostro ex “1” si gira verso destra per scorgere chi entrerà assieme a lui nella porta OR; vede un altro “0” ed esclama; evvai, ci faremo compagnia rotolando .
Ora, sappiamo dalla storia che se in una porta OR entrano due zeri e cioè: 0 OR 0 otteniamo come rislutato 0; ok ?
I nostri due zeri rotolando allegramente sino all'uscita della porta OR incontrano nuovamente una porta NOT. Oh cazzarola, esclama il nostro ex “1”; ci risiamo, che vorrà mò costui ?
Cari zeri, esclama la porta NOT, se volete uscire di qui vi devo sposare e trasformarvi in un bel “1”.
Vabbè esclamano in coro, "e va bene"; ed accettano la trasformazione.
Nella città di Q è ora presente un nuovo “1”.
<><><><><><><><><><><><><><><><><><><><><>
Se ora poniamo S=0 e R=1 otteniamo:
Qneg=1 , Q=0 perchè ?
Vedi la storiella sopra
<><><><><><><><><><><><><><><><><><><><><>
la questione S=0 ed R=0 merita uan discussione un pò più approfondita in quanto agli ingressi delle rispettive porte NOR non ci è possibile conoscere immediatamente il valore presente nell'altro ingresso della porta NOR che si sta considerando.
Freeride
29-03-2004, 21:33
Originariamente inviato da misterx
All'uscita della porta OR però, c'è ad attenderlo una porta NOT che nega al nostro “1” di uscirne incolume....
Se il nostro “1” vuole passarla liscia, deve lasciarsi trasfomare in uno “0”....
:friend:
Oddio non c'ho capito niente!! :muro: :D
Aspetto ancora però la spiegazione di cosa succede quando c'è S=R=0... :O
[QUOTE]Originariamente inviato da misterx
http://art.supereva.it/eratourania/Image78.gif
Quando settiamo S=R=0, possiamo dire di conoscere con certezza solo lo stato di questi due ingressi; degli altri due possiamo sapere qualcosa solo analzzandone il valore presente all'uscita Q
Supponiamo che nel secondo ingresso della porta NOR in alto sia presente “0”
e ragionaimo nuovamente sulla porta NOR scomposta in OR+NOT
0 OR 0 ---> risultato = 0
ma la porta NOT ne inverte il valore 0->1
tale “1” viene inviato nell'altra porta NOR che alla sua uscita viene trovato a “0” in quanto invertito dalla porta NOT presente all'uscita.
..................................................
Supponiamo ora che il secondo ingresso della prima porta NOR vale 1
0 OR 1 ---> risultato 1
ma la porta NOT ne inverte il valore 1->0
tale “0” viene inviato alla seconda porta NOR che incontrando il NOT alla sua uscita lo inverte ad “1”
Tutto questo discorso per dire che questa volta a stabilire se Q=1 o Q=0 non è per opera del mondo esterno ma è in funzione dello stato in cui si trovava il sistema prima di aver settato S=0 R=1
Per questo motivo se Q era 1 rimane in tale stato; se era 0 idem
Alleluiaaaaaa!! Ha visto la luce!! :winner: :cincin: :yeah: :D :D
Direi che va bene...
Occhio solo una cosa: nella spiegazione precedente continuavi a considerare un OR come un qualcosa che lascia passare il segnale senza modificarlo... non è che sia proprio esatto: l'OR è una porta che dà in uscita 1 quando c'è almeno un 1 in uno dei suoi ingressi... giusto per correttezza ;)
Adesso hai chiaro come funziona comunque?
Altri dubbi? ....(di' di no, di' di no... :sperem: :D)
se le mie spiegazioni ti sembrano corrette direi di si :D
:O ora sono passato agli automi
Originariamente inviato da misterx
se le mie spiegazioni ti sembrano corrette direi di si :D
:O ora sono passato agli automi
Gli automi?!? :ops: Corro a disdire la flat GPRS così divento irreperibile :D :D :asd:
fatemi un favore
a voi funziona questo ?
http://www.cs.tcd.ie/Jeremy.Jones/vivio/dlx/showanim.php?name=Tutorial01
a me non c'è verso :mad:
Freeride
02-04-2004, 22:03
Originariamente inviato da misterx
a voi funziona questo ?
A me non funziona, che era?
Originariamente inviato da Freeride
A me non funziona, che era?
dovrebbe essere, in quanto non l'ho ancora visto, la simulazione di una CPU ma non c'è verso di farla funzionare :muro:
a me dopo tre ore dice questo:
The Vivio ActiveX player has failed to load.
Check your IE security settings and make sure that down line loading of ActiveX controls is allowed.
An incorrect version of the Vivio player could be installed. Delete the Vivio ActiveX control to make sure that you install the latest Vivio player. The Vivio player can be deleted by following the IE menus [tools] [Internet Options...] [Settings...] [View Objects...] and the removing the "VivioAX control".
Another possibility is that a .dll file is missing on your system, but finding out which one is problematical.
Originariamente inviato da Sirio
a me dopo tre ore dice questo:
The Vivio ActiveX player has failed to load.
Check your IE security settings and make sure that down line loading of ActiveX controls is allowed.
An incorrect version of the Vivio player could be installed. Delete the Vivio ActiveX control to make sure that you install the latest Vivio player. The Vivio player can be deleted by following the IE menus [tools] [Internet Options...] [Settings...] [View Objects...] and the removing the "VivioAX control".
Another possibility is that a .dll file is missing on your system, but finding out which one is problematical.
grazie 1000 per l'iteressamento :)
anch'io ottengo il medesimo errore; ciò significa allora che è un problema di chi ha creato tali animazioni ?
mah....
se nel frattempo qualcuno devesse riuscirvi, grazie 1000 :)
GpC,
perchè vi siete inventati che
-1 decimale
dev'essere rappresentato così in binario ?
11111111111111111111111111111111
sputa il rospo :D
Cos'è che c'hai adesso? :mbe:
Originariamente inviato da gpc
Cos'è che c'hai adesso? :mbe:
:O non fare il fintotonto :sofico:
Originariamente inviato da misterx
:O non fare il fintotonto :sofico:
Non ho mica capito... :wtf:
Ma forse parli di roba che ho fatto ad Info1 e che ho rimosso ormai da diversi secoli :D
Freeride
05-05-2004, 14:15
Originariamente inviato da misterx
GpC,
perchè vi siete inventati che
-1 decimale
dev'essere rappresentato così in binario ?
11111111111111111111111111111111
sputa il rospo :D
boh, per il complemento forse e perchè così si possono eseguire le sottrazioni con gli stessi circuiti logici che fanno le somme.
Originariamente inviato da Freeride
boh, per il complemento forse e perchè così si possono eseguire le sottrazioni con gli stessi circuiti logici che fanno le somme.
esatto!
ma porca zozza, l'ho studiato 2 mesi fa e già inizio a dimenticarmi
:muro:
è proprio vero che se ciò che si impara non lo si usa, va a farsi benedire :cry:
ma perchè nella sottrazione binaria diretta
0-1=102
Originariamente inviato da misterx
esatto!
ma porca zozza, l'ho studiato 2 mesi fa e già inizio a dimenticarmi
:muro:
è proprio vero che se ciò che si impara non lo si usa, va a farsi benedire :cry:
ma perchè nella sottrazione binaria diretta
0-1=102
E come distingueresti l'10=-1 dall'10=2? :D
Originariamente inviato da gpc
E come distingueresti l'10=-1 dall'10=2? :D
risposta sbagliata....:)
nn avevo il dubbio del 2 in pedice che identifica una numerazione in base 2 ma la regola del prestito
in binario se si sottrae:
10-
01=
__
10 ????
Ah boh, qui andiamo sul difficile :O
:sofico:
No, sinceramente non mi ricordo, è roba che si fa in Info1 e la puoi rimuovere appena esci dalla porta dell'aula dell'orale :D
Originariamente inviato da gpc
Ah boh, qui andiamo sul difficile :O
:sofico:
No, sinceramente non mi ricordo, è roba che si fa in Info1 e la puoi rimuovere appena esci dalla porta dell'aula dell'orale :D
arriverà anche il mio turno per la rimozione :sofico:
cmq, nono è importantissima in quanto per la maggiore oggi si sottrae col metodo del complemento a 2
in pratica si somma sempre...bah
Oh per piacere, lascia perdere che mi viene mal di testa anche solo a ricordare quella volta che in assembler per il pic ho dovuto implementare delle operazioni matematiche usando solo shift a destra, a sinistra e addizione :muro:
Originariamente inviato da gpc
Oh per piacere, lascia perdere che mi viene mal di testa anche solo a ricordare quella volta che in assembler per il pic ho dovuto implementare delle operazioni matematiche usando solo shift a destra, a sinistra e addizione :muro:
dai che ti sei divertito......
a me tocca scrivere codice per un processore che non so se lo vedrò mai più in vita mia :D
data una tabella della verità del tipo:
a b c f
0 0 0 0
0 0 1 0
0 1 0 1
etc......
occhio che la tabella è incompleta
si legge poi la seguente frase:
dalla tabella sopra si può ricavare una espressione booleana elencando le combinazioni dei valori di A,B e C per cui il valore di F è 1
esempio:
F =!AB!C + !ABC + AB!C
le lettere precedute da (!) sono negate
domanda:
a che serve in pratica una simile espressione ?
morire se il libro te lo spiega :mad:
Beh serve perchè a volte ti capita che tu abbia una funzione di cui conosci gli ingressi e le uscite e che vuoi rendere via hardware con delle porte logiche.
In questo caso parti da una tabella come quella e costruisci la funzione da implementare con le porte logiche, appunto, o con un microcontrollore, etc...
ma può servire anche per semplificare un circutio logico ?
Originariamente inviato da misterx
ma può servire anche per semplificare un circutio logico ?
Da quel che mi ricordo no, quella procedura serve unicamente per creare un circuito logico... ma potrei ricordarmi male...
vediamo se ci sono ma qui siamo quasi nel campo progettazione
- costruisco la mia bella tabella delle verità
- ci ricavo la mia funzione
- dalla funzione creo il circuito in quanto la funzione è in un formato più comprensibile
o no ?
Ma sì, più o meno...
Praticamente partendo dalla tua funzione con degli and e or costruisci il circuito e ottieni quello che volevi in uscita.
spinbird
10-05-2004, 22:07
riguardo a questo ultimo argomento ti linko gli appunti del mio prof di reti logiche (lui è bravo a spiegare....ma mazza che materia pallosa:D)
http://web.cefriel.it/~brandole/courses/mi-rlb/course.htm
in basso, sotto materiale didattico
a me sembrano fatte abbastanze bene...molto concise senza troppa teoria matematica alle spalle
ho visto che avete fatto le Mappe di Karnaugh
a noi sono stati spiegati "mintermini" e "maxtermini" per i quali se non ne capisco l'utilità pratica, fatico a digerirli
ho trovato per la rete troppe definizione che alla fine della fiera mi hanno creato più confusione che altro
cmq, grazie per il link
Originariamente inviato da misterx
ho visto che avete fatto le Mappe di Karnaugh
a noi sono stati spiegati "mintermini" e "maxtermini" per i quali se non ne capisco l'utilità pratica, fatico a digerirli
ho trovato per la rete troppe definizione che alla fine della fiera mi hanno creato più confusione che altro
cmq, grazie per il link
i minterm e maxterm descrivono con una espressione booleana tutta la tabella di verità, poi sarebbe meglio ottimizzarla con ad es. con le mappe di karnaugh.
Originariamente inviato da Sirio
i minterm e maxterm descrivono con una espressione booleana tutta la tabella di verità, poi sarebbe meglio ottimizzarla con ad es. con le mappe di karnaugh.
MAmma mia che brutta roba :D
sono ben contento di non averla mai più vista :D
spinbird
11-05-2004, 17:04
Originariamente inviato da gpc
MAmma mia che brutta roba :D
sono ben contento di non averla mai più vista :D
a me non pare cosi malvagia, c'è di molto peggio imho
Originariamente inviato da spinbird
a me non pare cosi malvagia, c'è di molto peggio imho
Beh certo, non c'è limite al peggio... ma karnaugh, min e maxtermini, etc sono decisamente avanti in classifica :D
Non mi riferisco alla logica in sè che mi piace anche, ma quelle robe lì...
Originariamente inviato da Sirio
i minterm e maxterm descrivono con una espressione booleana tutta la tabella di verità, poi sarebbe meglio ottimizzarla con ad es. con le mappe di karnaugh.
sai che ho trovato in rete una marea di fefinizioni diverse ?
:muro:
sembra che ci si sia dimenticati che un esempio val 1000 parole:mad:
Un minterm è una espressione prodotto che contiene in modo affermato o negato tutte le variabili della funzione.
esempio:
A|B||USCITA
0|0||0
0|1||0
1|0||0
1|1||1
forse ho capito
mi ero fissato che nel prodotto somma di minterm, dovessero comparire tutte le combinazioni della tavola della verità e cioè:
USCITA = A'B'+A'B+AB'+AB
ma la definizione parla di variabili :muro:
quindi è sufficiente mettere in evidenza le variabili in quel punto dove l'uscita vale 1 e cioè:
USCITA = AB
o no ?:(
Originariamente inviato da misterx
sai che ho trovato in rete una marea di fefinizioni diverse ?
:muro:
sembra che ci si sia dimenticati che un esempio val 1000 parole:mad:
Un minterm è una espressione prodotto che contiene in modo affermato o negato tutte le variabili della funzione.
esempio:
A|B||USCITA
0|0||0
0|1||0
1|0||0
1|1||1
forse ho capito
mi ero fissato che nel prodotto somma di minterm, dovessero comparire tutte le combinazioni della tavola della verità e cioè:
USCITA = A'B'+A'B+AB'+AB
ma la definizione parla di variabili :muro:
quindi è sufficiente mettere in evidenza le variabili in quel punto dove l'uscita vale 1 e cioè:
USCITA = AB
o no ?:(
Scusa hai ragione mi sono espresso male io, dovevo dire che minterm e maxterm permettono di descrivere con una espressione booleana tutta la tabella di verità, quindi data la tua tabella abbiamo:
MINTERM
AB
MAXTERM
A+B
A+B'
A'+B
I minterm si ottengono considerando le righe con uscita 1 ed eseguendo il prodotto di tutte le variabili corrispondenti negando quelle a valore logico 0.
I maxterm si ottengono considerando le righe con uscita 0 ed eseguendo la somma di tutte le variabili corrispondenti negando quelle a valore logico 1.
A questo punto per descrivere la tabella di verità con una espressione booleana puoi scegliere se usare MINTERM o MAXTERM.
Se usi i MINTERM devi fare una somma di prodotti, in questo caso:
y=AB
Se invece usi i MAXTERM devi fare dei prodotti di somme, in questo caso:
y=(A+B)(A+B')(A'+B)
Spero sia questo che volevi sapere... :)
non ti scusare Sirio, sono io che a furia di leggere sto facendo confusione
secondo te, una porta OR possiede minterm e maxterm ?
io penso di no, però a te la risposta:)
Originariamente inviato da misterx
non ti scusare Sirio, sono io che a furia di leggere sto facendo confusione
secondo te, una porta OR possiede minterm e maxterm ?
io penso di no, però a te la risposta:)
certo che li possiede! Se ad una riga corrisponde un'uscita a valore logico 1, da lì puoi estrarre un MINTERM, altrimenti un MAXTERM.
Quindi nel caso della porta OR:
A B Y
0 0 0
0 1 1
1 0 1
1 1 1
MINTERM
A'B
AB'
AB
MAXTERM
A+B
Quindi le possibili soluzioni per una porta OR sono:
Y = A'B+AB'+AB (somma di MINTERM)
oppure
Y = A+B (prodotto di MAXTERM)
Ovviamente in questo caso la soluzione ottima è l'ultima (proprio una semplice OR), ma in ogni caso vedresti che ottimizzando la prima soluzione con le regole dell'algebra booleana riotterresti la seconda.
mi sono permesso di sperimentare la versione con i maxterm
http://forum.hwupgrade.it/attachment.php?s=&postid=4446107
eppure in classe avevo capito che una OR non aveva minterm in quanto possiede più di una configurazione degli ingressi uguale a 1
ma leggendo le definizioni, dalle medesime si evinceva tutto il contrario
per pignoleria ti scrivo un appunto preso in classe:
definizione di minterm
sono funzioni booleane con la proprietà di assumere il valore 1 in corrispondenza di un'unica configurazione di ingresso
e poi:
X+Y = OR non è un minterm in quanto ammette più condizioni a 1:muro:
di sicuro leggo male io la definizione
Originariamente inviato da misterx
mi sono permesso di sperimentare la versione con i maxterm
http://forum.hwupgrade.it/attachment.php?s=&postid=4446107
eppure in classe avevo capito che una OR non aveva minterm in quanto possiede più di una configurazione degli ingressi uguale a 1
ma leggendo le definizioni, dalle medesime si evinceva tutto il contrario
per pignoleria ti scrivo un appunto preso in classe:
definizione di minterm
sono funzioni booleane con la proprietà di assumere il valore 1 in corrispondenza di un'unica configurazione di ingresso
e poi:
X+Y = OR non è un minterm in quanto ammette più condizioni a 1:muro:
di sicuro leggo male io la definizione
uhm.... :wtf:
A me sembra che ste definizioni complichino un pò la vita...
In effeti un minterm può assumere valore 1 solo quando le variabili hanno solo una configurazione di ingresso, perchè sono tutte legate da un'operazione di AND, ad esempio un minterm potrebbe essere:
A'BC
questo può essere uguale a 1 solo se
A=0
B=1
C=1
Mentre per quanto riguarda i MAXTERM, essendo le variabili legate da una OR, affinchè il maxterm abbia valore 1 le variabili possono assumere valori diversi, ad esempio considerando questo MAXTERM:
A'+B+C
Può essere uguale a 1 con
A=0
B=0
C=0
o anche con
A=1
B=1
C=0
ecc...
Ora, nel caso della OR abbiamo due possibili soluzioni, una ricavata con i minterm, che è quella più lunga, e l'altra con i maxterm che è appunto
OR = A + B
e (A + B) è proprio il MAXTERM che si ricava dalla tabella delle verità.
scusa se faccio una piccola aggiunta per comprendere meglio la definizione
unica configurazione di uscita significa che nel caso della AND hai un minterm in quanto costruendo la tabella della verità, hai una sola soluzione con U=1 (U=uscita)
nel caso dell'OR si diceva che non possiede minterm in quanto possiede ben 3 soluzioni con U=1
e qui mi sono incasinato:muro:
no non è questo.
Una tabella di verità ha tanti minterm quante sono le uscite a 1 e tanti maxterm quante sono le uscite a 0.
Nel caso della AND, essendo U = AB, si ha che questa funzione può essere descritta con un minterm (AB).
Nel caso della OR, essendo U = A + B, si ha che questa funzione può essere descritta con un maxterm (A+B).
Non sò se era questo il dubbio.
quindi, scusa se ti richiedo la medesima conferma ma in una tabella della verità, qualunque essa sia esistono sempre minterm e maxterm giusto ?
penso di aver forse compreso che nella pratica, questi benedetti minterm servono per semplificare circuiti logici e poi per costruirne la loro rappresentazione grafica
Originariamente inviato da misterx
quindi, scusa se ti richiedo la medesima conferma ma in una tabella della verità, qualunque essa sia esistono sempre minterm e maxterm giusto ?
penso di aver forse compreso che nella pratica, questi benedetti minterm servono per semplificare circuiti logici e poi per costruirne la loro rappresentazione grafica
Si praticamente esistono sempre.
Esattamente, diciamo che attraverso i minterm ottieni l'espressione booleana (e il relativo circuito logico) che descrive la tabella, e poi con i metodi opportuni semplifichi l'espressione ricavando quindi il corrispondente circuito logico semplificato.
Infatti spesso la soluzione che ottieni con minterm o maxterm non è quella ottima.
http://intrage.insa-tlse.fr/%7Eetienne/Microwind
:rolleyes: :rolleyes: :rolleyes:
grazie per il link Dix 3, ma non è roba per specialisti ?
Originariamente inviato da misterx
grazie per il link Dix 3, ma non è roba per specialisti ?
"Microwind2 is a friendly and free PC Windows tool (95,98, NT, XP) for designing and simulating microelectronic circuits at layout level. "
Un pochiiiiiinooo... :D :D
sisi, è friendly ma per gli specialisti :)
a proposito: mi sono arenato su questa semplificazione:muro:
u = a'bS'+ab'S+abS'+abS
dove (') simboleggia la negazione :cry:
u = a'bS'+ab'S+abS'+abS
trovato
raccolgo S ed S'
u = S'(a'b+ab) + S(ab'+ab)
ora raccolgo b e a
u = S'(b(a'+a)) + S(a(b'+b))
ma a'+a = 1
e
b'+ b = 1
quindi:
u = S'(b(1)) + S(a(1))
risultato finale
u = S'b + Sa
giusto ?
riesumo con una domanda:
data la tabella di verità sotto di un sommatore.....
a b Ci || S Co
0 0 0 0 0
0 0 1 1 0 ----- 1
0 1 0 1 0 ----- 2
0 1 1 0 1
1 0 0 1 0 ----- 3
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1 ----- 4
e ricavata la funzione SPC (somma di prodotti completi) questa sotto:
S = a'b'Cì + a'bCi' + ab'Ci' + abCì
perchè non è semplificabile ?
grazie per le numerose risposte che otterrò :)
Quand'è che ti laureiiii?? http://nicuzza.altervista.org/marroni.gif
:D :D :D
Non lo so, mi spiace :boh:
Originariamente inviato da gpc
Quand'è che ti laureiiii?? http://nicuzza.altervista.org/marroni.gif
:D :D :D
Non lo so, mi spiace :boh:
quando ????
manca ancora parecchio :)
riesumo con una domanda:
data la tabella di verità sotto di un sommatore.....
a b Ci || S Co
0 0 0 0 0
0 0 1 1 0 ----- 1
0 1 0 1 0 ----- 2
0 1 1 0 1
1 0 0 1 0 ----- 3
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1 ----- 4
e ricavata la funzione SPC (somma di prodotti completi) questa sotto:
S = a'b'Cì + a'bCi' + ab'Ci' + abCì
perchè non è semplificabile ?
grazie per le numerose risposte che otterrò :)
Originariamente inviato da misterx
data la tabella di verità sotto di un sommatore.....
a b Ci || S Co
0 0 0 0 0
0 0 1 1 0 ----- 1
0 1 0 1 0 ----- 2
0 1 1 0 1
1 0 0 1 0 ----- 3
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1 ----- 4
e ricavata la funzione SPC (somma di prodotti completi) questa sotto:
S = a'b'Cì + a'bCi' + ab'Ci' + abCì
perchè non è semplificabile ?
Perché è già ai minimi termini come si evince dalla sua mappa di Karnaugh.
Originariamente inviato da Tadde
Perché è già ai minimi termini come si evince dalla sua mappa di Karnaugh.
riesci a dimostrarmelo ?
grazie :)
vBulletin® v3.6.4, Copyright ©2000-2025, Jelsoft Enterprises Ltd.