View Full Version : come mai in hertz?
ciccio88
07-02-2004, 12:33
ki ha la pazienza di spiegarmi come mai la "velocità" [frequenza di calcolo] di un processore si esprime in hertz, e ke c'entra la frequenza con un procio?
l'hertz nn è il numero di oscillazioni di un punto in un secondo?
Originariamente inviato da ciccio88
ki ha la pazienza di spiegarmi come mai la "velocità" [frequenza di calcolo] di un processore si esprime in hertz, e ke c'entra la frequenza con un procio?
l'hertz nn è il numero di oscillazioni di un punto in un secondo?
l'hertz è una frequenza.
un hertz equivale a 1/s
dove "s" è "secondi", cioè l'unità di tempo
la velocità di un processore si misura in hertz perchè si contano i "cicli" che riesce a fare in un secondo.
un processore da 3ghz riesce a fare 3 miliardi di cicli in un secondo.
ciccio88
07-02-2004, 12:49
ok :)
ma cosa si intende x cicli? :oink:
Originariamente inviato da ciccio88
ok :)
ma cosa si intende x cicli? :oink:
tutte le comunicazioni fra chipset e processore avvengono con un canale che si chiama BUS. per permettere la comunicazione si deve sincronizzare questo canale, ergo esiste un elemento sulla scheda chiamato generatore di clock, che genera un impulso, e durante questo impulso processore e scheda madre tramsettono.
la frequenza a cui avviene questo impulso va (nei pc odierni) a 100-133-166-200 Mhz, poi, quando arriva al processore, questa frequenza viene moltiplicata, e il "quanto" viene moltiplicata, dipende dal processore.
esempio: un p3 1000/eb ha una frequenza di bus di 133, e in prossimità del processore la frequenza viene moltiplicata 7.5 volte, così da ottenere i 1000mhz.
a ognuno di quei 1000 corrisponde un azione del processore, per esempio: una computazione nella unità di calcolo (che nel p3 se non sbaglio è composta da 10 stadi). a ogni ciclo di clock corrisponde uno stadio della pipe, quindi per completare un calcolo, il p3 avrà bisogno di 10 cicli, cioè, di 10 impulsi.
nel p4 willamette e northwood se non ricordo male gli stadi sono 20, nel p4 prescot sono 31, ecc.ecc.
Cecco BS
07-02-2004, 13:01
in soldoni, dal punto di vista fisico:
le informazioni vengono trasmesse tramite particelle in oscillazione, che quindi formano delle onde, che quindi hanno una frequenza e una lunghezza d'onda... più o meno... un processore a 3 GHz ha delle unità di elaborazione che comunicano tra di loro con dei fasci che oscillano alla frequenza di 3 GHz...
Cos' la memoria è ad esempio a 400 MHz perchè comunica i dati con onde con una frequenza di 400 MHz..
Spero di essermi spiegato... hai capito?
Originariamente inviato da ciccio88
ok :)
ma cosa si intende x cicli? :oink:
hai presente un'onda? Ecco il clock del processore si può rappresentare con un'onda quadra simmetrica. La frequenza è quanti fronti di salita passano in un secondo
ciccio88
07-02-2004, 13:38
Originariamente inviato da riaw
tutte le comunicazioni fra chipset e processore avvengono con un canale che si chiama BUS. per permettere la comunicazione si deve sincronizzare questo canale, ergo esiste un elemento sulla scheda chiamato generatore di clock, che genera un impulso, e durante questo impulso processore e scheda madre tramsettono.
la frequenza a cui avviene questo impulso va (nei pc odierni) a 100-133-166-200 Mhz, poi, quando arriva al processore, questa frequenza viene moltiplicata, e il "quanto" viene moltiplicata, dipende dal processore.
esempio: un p3 1000/eb ha una frequenza di bus di 133, e in prossimità del processore la frequenza viene moltiplicata 7.5 volte, così da ottenere i 1000mhz.
a ognuno di quei 1000 corrisponde un azione del processore, per esempio: una computazione nella unità di calcolo (che nel p3 se non sbaglio è composta da 10 stadi). a ogni ciclo di clock corrisponde uno stadio della pipe, quindi per completare un calcolo, il p3 avrà bisogno di 10 cicli, cioè, di 10 impulsi.
nel p4 willamette e northwood se non ricordo male gli stadi sono 20, nel p4 prescot sono 31, ecc.ecc.
quindi un ciclo sarebbe la capacità di "riempire" [o passare attraverso, nn so la relazione tra le 2 cose :muro: ] uno stadio delle pipe
quindi, se ho capito, avendo + pipe si raggiungono frequenze + alte, poikè si hanno + possibilità fi fare cicli di clock contemporaneamente, mentre se sono di meno x avere una frequeza pari a un procio con + pipe dovrei avere una velocità di "svuoamento-riempimento" maggiore
p.s.= scusatemi, ma ste cose mi piacciono, sento parlare di pipeline,stadi,overclock@ e poi alla fine nn so nemmeno di cosa si parla [credo ke cmq tanti siano nelle mie condizioni:sofico: ]
no, ogni stadio della pipe chiede un ciclo di clock.
quindi più hai una pipeline lunga più le prestazioni decadono.
ma più la pipeline è lunga più il processore riesce a guadagnare velocità (in hertz)
su questo si basa un po la politica di amd e intel
amd= pipeline corta, quindi un "conto" per uscire dalla pipeline impiega 10 cicli di clock, ma la frequenza è bassa, circa 2ghz al massimo.
intel=pipeline molto lunga, quindi nel prescot un "conto" per uscire dalla pipeline impiega 31 cicli di clock, ma la frequenza è molto più alta, circa 3.4ghz.
poi, se prendi un ipotetico p4 2.0 e un xp a 2.0ghz, non è che l'xp va il doppio perchè ha la pipeline lunga la metà.
per fare i confronti poi bisogna anche tenere conto della frequenza del bus, della quantità di cache, dalle istruzioni aggiuntive tipo sse sse2 3dnow ecc.ecc.
Originariamente inviato da ciccio88
quindi un ciclo sarebbe la capacità di "riempire" [o passare attraverso, nn so la relazione tra le 2 cose :muro: ] uno stadio delle pipe
quindi, se ho capito, avendo + pipe si raggiungono frequenze + alte, poikè si hanno + possibilità fi fare cicli di clock contemporaneamente, mentre se sono di meno x avere una frequeza pari a un procio con + pipe dovrei avere una velocità di "svuoamento-riempimento" maggiore
p.s.= scusatemi, ma ste cose mi piacciono, sento parlare di pipeline,stadi,overclock@ e poi alla fine nn so nemmeno di cosa si parla [credo ke cmq tanti siano nelle mie condizioni:sofico: ]
non ho capito molto... cmq immagina di avere un circuito che somma dei numeri con un ritardo di 20 ns, ossia 50 mhz di frequenza massima. A ogni colpo di clock tu hai un risultato.
Ora poniamo 3 dei registri intermedi (circuiti in grado di memorizzare un dato fino al prox fronte di clock) in modo che il tutto si trasformi in 4 circuiti da 5 ns. Ora la frequenza massima raggiungibile è di 200 mhz. A ogni ciclo di clock viene caricato un dato sulla pipeline e quando tutti e quattro gli stadi sn pieni a ogni fronte viene prodotto un risultato...ma a una frequenza molto + elevata rispetto aln ostro circuito di partenza
rocchiale
07-02-2004, 13:59
la situazione è un po' diversa
un' onda non è altro che la composizione di moti circolari, ora come tutti sappiamo un moto circolare uniforme puo' essere proiettato sul diametro della circonferenza stessa che lo descrive.
La proiezione del moto circolare uniforme sul diametro viene detta moto armonico.
Più semplicemente un moto armonico sembra un altalena vista dall'alto che oscilla in moto uniforme.
La frequenza non è la frequenza delle onde che trasportano i dati ma è il numero di oscillazioni dei dati tra processore e sistema moltiplicata per il moltiplicatore.
é quindi il numero di volte in cui l'altalena va da un estremo all'altro in un secondo
Originariamente inviato da rocchiale
la situazione è un po' diversa
un' onda non è altro che la composizione di moti circolari, ora come tutti sappiamo un moto circolare uniforme puo' essere proiettato sul diametro della circonferenza stessa che lo descrive.
La proiezione del moto circolare uniforme sul diametro viene detta moto armonico.
Più semplicemente un moto armonico sembra un altalena vista dall'alto che oscilla in moto uniforme.
La frequenza non è la frequenza delle onde che trasportano i dati ma è il numero di oscillazioni dei dati tra processore e sistema moltiplicata per il moltiplicatore.
é quindi il numero di volte in cui l'altalena va da un estremo all'altro in un secondo
che è una maniera equivalente per dire quello che è stato detto sopra
rocchiale
07-02-2004, 14:04
[le informazioni vengono trasmesse tramite particelle in oscillazione, che quindi formano delle onde, che quindi hanno una frequenza e una lunghezza d'onda... più o meno... un processore a 3 GHz ha delle unità di elaborazione che comunicano tra di loro con dei fasci che oscillano alla frequenza di 3 GHz...
enza]
più o meno si ma non è preciso dire che le particelle viaggiano formando un onda che da la frequle
ciccio88
07-02-2004, 14:06
Originariamente inviato da riaw
no, ogni stadio della pipe chiede un ciclo di clock.
quindi più hai una pipeline lunga più le prestazioni decadono.
ma più la pipeline è lunga più il processore riesce a guadagnare velocità (in hertz)
su questo si basa un po la politica di amd e intel
amd= pipeline corta, quindi un "conto" per uscire dalla pipeline impiega 10 cicli di clock, ma la frequenza è bassa, circa 2ghz al massimo.
intel=pipeline molto lunga, quindi nel prescot un "conto" per uscire dalla pipeline impiega 31 cicli di clock, ma la frequenza è molto più alta, circa 3.4ghz.
intanto grazie :)
+ o - avevo capito, maho confuso un po spiegandomi :D
solo un'ultima cosa= se invece di aumentare il numero di stadi delle pipeline, si aumentasse il numero delle pipeline stesse nn si avrebbero tante pipeline "veloci" ad elaborare e allo stesso tempo anke un numero maggiore di stadi, quindi una frequenza cmq + alta?
Originariamente inviato da Gen.Web
non ho capito molto... cmq immagina di avere un circuito che somma dei numeri con un ritardo di 20 ns, ossia 50 mhz di frequenza massima. A ogni colpo di clock tu hai un risultato.
Ora poniamo 3 dei registri intermedi (circuiti in grado di memorizzare un dato fino al prox fronte di clock) in modo che il tutto si trasformi in 4 circuiti da 5 ns. Ora la frequenza massima raggiungibile è di 200 mhz. A ogni ciclo di clock viene caricato un dato sulla pipeline e quando tutti e quattro gli stadi sn pieni a ogni fronte viene prodotto un risultato...ma a una frequenza molto + elevata rispetto aln ostro circuito di partenza
ok, suppongo ke i circuiti siano le pipeline :confused:
Originariamente inviato da ciccio88
intanto grazie :)
+ o - avevo capito, maho confuso un po spiegandomi :D
solo un'ultima cosa= se invece di aumentare il numero di stadi delle pipeline, si aumentasse il numero delle pipeline stesse nn si avrebbero tante pipeline "veloci" ad elaborare e allo stesso tempo anke un numero maggiore di stadi, quindi una frequenza cmq + alta?
ok, suppongo ke i circuiti siano le pipeline :confused:
i circuiti sono gli stadi, il complesso la pipeline
Originariamente inviato da rocchiale
[le informazioni vengono trasmesse tramite particelle in oscillazione, che quindi formano delle onde, che quindi hanno una frequenza e una lunghezza d'onda... più o meno... un processore a 3 GHz ha delle unità di elaborazione che comunicano tra di loro con dei fasci che oscillano alla frequenza di 3 GHz...
enza]
più o meno si ma non è preciso dire che le particelle viaggiano formando un onda che da la frequle
ammetto di non capire :| non capisco adesso cosa c'entra un'onda vera e propria. Il clock non è altro che una sequenza di tensione-non tensione-tensione-non tensione o sbaglio? Rappresentarlo come un'onda serve a farcene un'idea grafica
rocchiale
07-02-2004, 14:14
infatti correggevo cecco bs che aveva descritto la frequenza come la frequenza delle onde fisiche che viaggiavano dalla cpu alle componenti
ciccio88
07-02-2004, 14:17
Originariamente inviato da Gen.Web
ammetto di non capire :| non capisco adesso cosa c'entra un'onda vera e propria. Il clock non è altro che una sequenza di tensione-non tensione-tensione-non tensione o sbaglio? Rappresentarlo come un'onda serve a farcene un'idea grafica
Originariamente inviato da rocchiale
Più semplicemente un moto armonico sembra un altalena vista dall'alto che oscilla in moto uniforme.
La frequenza non è la frequenza delle onde che trasportano i dati ma è il numero di oscillazioni dei dati tra processore e sistema moltiplicata per il moltiplicatore.
ma se fosse tensione-nn tensione la lunghezza d'onda nn dovrebbe essere non costante?
Originariamente inviato da rocchiale
infatti correggevo cecco bs che aveva descritto la frequenza come la frequenza delle onde fisiche che viaggiavano dalla cpu alle componenti
ahhh ok ;)
X ciccio...perchè?
rocchiale
07-02-2004, 14:23
la lunghezza d'onda non centra niente non è un onda fisica è un moto armonico.
ciccio88
07-02-2004, 14:31
Originariamente inviato da Gen.Web
ahhh ok ;)
X ciccio...perchè?
:cry: :cry: :cry: :cry: :cry: :cry: :cry: :cry: fai finta nn lo abbia scritto, intanto devo capire questo :muro:
RIASSUNTO:
la frequenza [nel prcio] indica il numero di cicli del clock in grado di compiere un processore in un secondo [ e fin qui.. ;)]
il ciclo è l'elaborazione di un dato ke avviene tramite gli stadi delle pipeline, quindi + stadi = + tempo x terminare il calcolo, ma anke + maggior numero di cicli e quindi maggiore frequenza :mc:
ultime domande: [spero]
1) un dato deve passare attraverso tutta la pipelina x tutti i suoi stadi, gli stadi si riempono contemporaneamente o il dato "passa" man mano allo stadio succesivo? [nella seconda ipotesi, le stadio ke ha "mandato" il dato allo stadio dopo è già pronto a ricevere il dato dello stadio precedente o deve aspettare ke il dato viene completamente elaborato dalla pipelina?]
2) quante pipeline ha un processore? un dato da elaborare passa attraverso solo una pipelina o tutte quante?
Originariamente inviato da ciccio88
intanto grazie :)
+ o - avevo capito, maho confuso un po spiegandomi :D
solo un'ultima cosa= se invece di aumentare il numero di stadi delle pipeline, si aumentasse il numero delle pipeline stesse nn si avrebbero tante pipeline "veloci" ad elaborare e allo stesso tempo anke un numero maggiore di stadi, quindi una frequenza cmq + alta?
non puoi aumentare il numero delle pipeline, o meglio
un algoritmo quando deve essere calcolato è strutturato come un calcolo "complesso".
questo calcolo "complesso" viene smantellato in unità più semplici.
la pipeline è composta da stadi in grado di eseguire questi calcoli "semplici" e quindi prima si suddivide un calcolo "complesso" in calcoli "semplici", che a loro volta vengono eseguiti dallo specifico stadio all'interno della pipeline.
quindi la pipeline non la puoi spezzare in più pipeline per essere eseguite in parallelo, perchè verrebbero a mancare degli stadi in grado di fare determinate operazioni.
una cosa simile a quella che dici l'ha realizzata la intel con il sistema ht. i calcoli in un processore sono divisi in due: virgola fissa e virgola
mobile.
l'ht analizza di che tipo è un calcolo:
- se è in virgola fissa E IL SUCCESSIVO è in virgola mobile ne manda uno nella unità di calcolo virgola fissa e quello dopo nell'unità in virgola mobile, e viceversa.
- se due calcoli successivi sono DELLO STESSO TIPO (cioè entrambi virgola fissa o entrambi virgola mobile) ne viene eseguito uno per volta come in tutti i processori.
Originariamente inviato da ciccio88
:cry: :cry: :cry: :cry: :cry: :cry: :cry: :cry: fai finta nn lo abbia scritto, intanto devo capire questo :muro:
RIASSUNTO:
la frequenza [nel prcio] indica il numero di cicli del clock in grado di compiere un processore in un secondo [ e fin qui.. ;)]
il ciclo è l'elaborazione di un dato ke avviene tramite gli stadi delle pipeline, quindi + stadi = + tempo x terminare il calcolo, ma anke + maggior numero di cicli e quindi maggiore frequenza :mc:
ultime domande: [spero]
1) un dato deve passare attraverso tutta la pipelina x tutti i suoi stadi, gli stadi si riempono contemporaneamente o il dato "passa" man mano allo stadio succesivo? [nella seconda ipotesi, le stadio ke ha "mandato" il dato allo stadio dopo è già pronto a ricevere il dato dello stadio precedente o deve aspettare ke il dato viene completamente elaborato dalla pipelina?]
2) quante pipeline ha un processore? un dato da elaborare passa attraverso solo una pipelina o tutte quante?
allora... il processore è sensibile ai fronti di salita del clock. In generale quando questo passa da 0 a 1 i registri si attivano e fanno passare i dati che hanno in entrata. Quindi l'evento che fa "muovere" i dati all'interno di un procio è la transizione 0-1.
Teoricamente si potrebbe dire che + le pipelines sono lunghe, più la frequenzaè alta e + tutto è veloce. PRaticamente però ci sono alcuni inconvenienti. Ad esempio non si riesce a tenere carica sempre la pipeline. Oppure se succede qualcosa in uno stadio tutti gli altri dopo saltano. Gli stadi non si riempono contemporaneamente, ma uno per volta, dal primo all'ultimo e a ogni ciclo di clock sono disponibili per elaborare un dato
Per l'ultima domanda aspetta altri, non voglio dire cose sbagliate
Dumah Brazorf
07-02-2004, 16:01
Originariamente inviato da ciccio88
:cry: :cry: :cry: :cry: :cry: :cry: :cry: :cry: fai finta nn lo abbia scritto, intanto devo capire questo :muro:
RIASSUNTO:
la frequenza [nel prcio] indica il numero di cicli del clock in grado di compiere un processore in un secondo [ e fin qui.. ;)]
il ciclo è l'elaborazione di un dato ke avviene tramite gli stadi delle pipeline, quindi + stadi = + tempo x terminare il calcolo, ma anke + maggior numero di cicli e quindi maggiore frequenza :mc:
ultime domande: [spero]
Non so se hai capito bene, quindi provo a farti un esempio: immagina di avere un problema da risolvere. Con una pipeline a 2 stadi lo risolvi in 2 passi e il tempo di un ciclo di clock dovrà essere leggermente superiore al tempo necessario allo stadio + lento per compiere la sua parte (leggermente superiore perchè deve esserci il tempo necessario per passargli i dati ecc). Aumentando il numero di stadi ognuno avrà un compito che richiederà minor tempo per essere portato a termine da qui il tempo di un ciclo di clock sarà minore, aumentando così la frequenza. Per eseguire un'istruzione serviranno sì + cicli, ma questi avranno una durata inferiore.
1) un dato deve passare attraverso tutta la pipelina x tutti i suoi stadi, gli stadi si riempono contemporaneamente o il dato "passa" man mano allo stadio succesivo? [nella seconda ipotesi, le stadio ke ha "mandato" il dato allo stadio dopo è già pronto a ricevere il dato dello stadio precedente o deve aspettare ke il dato viene completamente elaborato dalla pipelina?]
Tutti gli stadi devono essere al lavoro per avere il rendimento massimo. Tra ogni stadio c'è un buffer, una piccola memoria dove vengono messi i dati elaborati. Immaginando che la pipeline vada da sinistra a destra: ad ogni ciclo di clock ogni stadio prenderà i dati provenienti dal buffer alla sua sinistra (dove lo stadio precedente ha messo i dati che ha elaborato), li elaborerà e li metterà nel buffer alla sua destra, dove verranno presi nel ciclo successivo dallo stadio che lo segue.
ciccio88
07-02-2004, 16:10
Originariamente inviato da Dumah Brazorf
Non so se hai capito bene, quindi provo a farti un esempio: immagina di avere un problema da risolvere. Con una pipeline a 2 stadi lo risolvi in 2 passi e il tempo di un ciclo di clock dovrà essere leggermente superiore al tempo necessario allo stadio + lento per compiere la sua parte (leggermente superiore perchè deve esserci il tempo necessario per passargli i dati ecc). Aumentando il numero di stadi ognuno avrà un compito che richiederà minor tempo per essere portato a termine da qui il tempo di un ciclo di clock sarà minore, aumentando così la frequenza. Per eseguire un'istruzione serviranno sì + cicli, ma questi avranno una durata inferiore.
Tutti gli stadi devono essere al lavoro per avere il rendimento massimo. Tra ogni stadio c'è un buffer, una piccola memoria dove vengono messi i dati elaborati. Immaginando che la pipeline vada da sinistra a destra: ad ogni ciclo di clock ogni stadio prenderà i dati provenienti dal buffer alla sua sinistra (dove lo stadio precedente ha messo i dati che ha elaborato), li elaborerà e li metterà nel buffer alla sua destra, dove verranno presi nel ciclo successivo dallo stadio che lo segue.
ok ho avuto conferma :)
rimane sempre la domanda 2 :D
Ragà avete tolto una marea di dubbi anke a me!
Grande Ciccio,bel thread!
-respect-
ciccio88
07-02-2004, 19:00
Originariamente inviato da Eva 01
Ragà avete tolto una marea di dubbi anke a me!
Grande Ciccio,bel thread!
-respect-
grazie, speravo servisse anke a qualcun altro ;)
Sicuramente è servito. Almeno a me,mi son copiato le pagine e dopo me la studierò con calma così capisco per benino.
-respect-
^TiGeRShArK^
10-02-2004, 22:18
x quanto riguarda la domanda 2 se nn sbaglio nei proci reali dovrebbero esserci delle pipe ridondanti necessarie quando va in stallo la pipe, come ho spiegato nel thread sulle pipe ... però onestamente non ricordo se queste pipe erano implementate solo nei proci Risc o anke in quelli odierni.
01010111100011001
si basa tutto sull apertura e chiusura di transistor, o meglio il passaggio di stato o la commutazione che avviene in essi, in questo caso 3 miliardi di volte al secondo.
ci sono anche di piu veloci sempre parlando di transistor, e ovviamente di piu lenti e di facile impiego come quello dello switching nella sezione di alimentazione di un alimentatore, nel quale viaggiano a freq dei khz al posto dei giga.
le pipeline ecc non c entrano niente, una volta si accendevano le valvole, ora conducono i transistor drogati (beato loro :D ),
domani la luce e poi chissa...
ciao
_YTS_
vBulletin® v3.6.4, Copyright ©2000-2025, Jelsoft Enterprises Ltd.