tremblay
31-10-2003, 09:57
direi che il mistero degli M0 (p4ee) è svelato,
che contenessero 2MB di cache questo direi è quasi certo, ma sulla qualità di oc il massimo che si poteva dire era che fosse 'uno stepping piu' affinato'.
affinato in cosa? package da 30 condensatori sul retro e 8 layer, contro i 12 condensatori e i 6 layer (l'altezza del package è aumentata di 3 decimi di millimetro (Z height) ).
ora il nuovo package switcha anche sui D1 (i p4 con ht e 800MHz di bus) dal 24 ottobre cogli SSPEC SL6WG, *K, *J, *, H, *F.
fonte: intel PCN
che contenessero 2MB di cache questo direi è quasi certo, ma sulla qualità di oc il massimo che si poteva dire era che fosse 'uno stepping piu' affinato'.
affinato in cosa? package da 30 condensatori sul retro e 8 layer, contro i 12 condensatori e i 6 layer (l'altezza del package è aumentata di 3 decimi di millimetro (Z height) ).
ora il nuovo package switcha anche sui D1 (i p4 con ht e 800MHz di bus) dal 24 ottobre cogli SSPEC SL6WG, *K, *J, *, H, *F.
fonte: intel PCN