Pentium V Tejas

[Vtec]

In questi giorni sono emersi dei nuovi dettagli su quelli che saranno i nuovi processori Pentium V, nome in codice Tejas.

I primi sample compariranno attorno al mese di gennaio 2004, per poi giungere ufficialmente sul mercato dopo circa 5-6 mesi.

I nuovi Pentium V avranno frequenze comprese tra i 5 ed i 7 ghz, vanteranno una cache di secondo livello di 2mb o più e saranno costruiti con processo produttivo a 90 nanometri. Non mancherà la possibilità di far girare codice a 64bit.

Per quanto riguarda il bus, si vocifera circa una frequenza di 4000mhz, valore realmente impressionante che, se confermato, sarà un esempio delle enormi capacità velocistiche che i nuovi chip consentiranno.

Fonte: The Inquirer

:eek: :eek: :eek: :eek: :eek: :eek: :eek: :eek: :eek: :eek:

[gandalfone]

Bus a 4000Mhz????????????????????? quasi il bus va piu veloce del procio???:rolleyes:

[disumano]

Originariamente inviato da gandalfone
Bus a 4000Mhz????????????????????? quasi il bus va piu veloce del procio???:rolleyes:

beh, come i primi pentium che avevano bus a 60mhz e molti 1x.

[Clody23]

non so quanto possono essere veritieri questi dati...anche perchè se hanno un bus di 4Ghz, il procio che lavora a 5Ghz ha il molti impostato su 1.25X
Boh!
Cmq se fossero dati veri sarebbe un bel processorino....
Cmq vedo anche che sarà implementato il codice a 64bit....lo stesso dei nuovi athlon64 o un altro tipo di implementazione?

[Tejas]

Mi pare molto strano un bus a 4000mhz... :rolleyes:
Cmq sarà prodotto anche a 65 nanometri se non sbaglio...

l'implementazione di codice a 64 bit dovrebbe essere costituita dalla tecnologia nota con il nome di Yamhill...una cosa molto molto simile all'architettura x86-64 di amd...

[Miky83]

Non ci credo:eek: Un p5!!!!!!!!!!!!!!!!!!!!!!:D


Dunque sarà a 64bit?:confused:

[Miky83]

Ah ragazzi ho trovato qualcosa:D

90nm/65nm Micron Process
120-140mm2 Die Size (90nm) / 80-100mm2 Die Size (65nm)
Extended Enhanced Hyper-Threading
8 Tejas New Instructions (TNI) : New high-performance audio standard, code-named Azalia supporting Dolby digital, multistreaming and improved speech recognition.
1MB L2 Cache
24KB L1 Cache
16K uOps Trace Cache
800/1066Mhz FSB
775 LGA (Land Grid Array) Package
Clock Speed From 4.4Ghz & Above
Supports Socket T, Dual Channel DDR-II 400/533Mhz, PCI Express x16 & ICH6 with Grantsdale chipsets
Availability H2 2004

:eek:

Comunque non ho capito ancora se sarà a 64Bit...
:rolleyes:

[Axion]

Certo che se ora riusciamo a portare un P4 2Ghz fino a 3,un procio a 7Ghz si spinge approssimativamente fino a 10!!!!!Magari è davvero così!!!!!:sofico: :sofico: :sofico: :sofico: :sofico:

[HyperOverclockII]

Anche il prescott sembra che implementerà istruzioni a 64 bit.

[Tejas]

Originariamente inviato da HyperOverclockII
Anche il prescott sembra che implementerà istruzioni a 64 bit.
Mi pare di aver sentito però che non saranno attivate(almeno nei primi o addirittura in tutti i prescott)...

Anche LaGrande pare ci sarà ma non sarà attivata...che c*lo!:ciapet: , speriamo bene...

[disumano]

Originariamente inviato da Clody23
non so quanto possono essere veritieri questi dati...anche perchè se hanno un bus di 4Ghz, il procio che lavora a 5Ghz ha il molti impostato su 1.25X
Boh!
?

potrebbe anche essere un bus quad pumped come quello attuale: quindi 1000mhz x 4 di fsb e molti 5x
;)

[checo]

Originariamente inviato da Vtec


Fonte: The Inquirer


:rotfl:

4ghz di bus con cosa le saturi? ddr2 da 1 ghz in quad channel :rotfl:

[Zac 89]

Originariamente inviato da checo
:rotfl:

4ghz di bus con cosa le saturi? ddr2 da 1 ghz in quad channel :rotfl:
Giusto!!!
effettivamente sarebbe inutile, però a quel punto il chipset consumerebbe 100W... Puro stile intel!!!!:D

[dario fgx]

io vi dico traducete:
Pentium 4 5,0 GHz
Posted by Ron on the 21st of February, 2003
More from the Intel Developer Forum, Intel said that Prescott(the 90-nm processor) due for release late this year will sport new processes and design improvements that will help Intel crank the Pentium up to a 5-GHz frequency.
"With Prescott, we will be the first company in production with strained silicon and this will give us a clock-rate advantage," said Joseph Schutz, a director of microprocessor design at Intel.

Perhaps the biggest achievement of the Prescott design team was in reducing clock skew across the die by adopting a new clock distribution scheme. While not detailing how that scheme works, Schutz said it would nearly eliminate RC coupling that resulted in the 20-picosecond skew found in the previous-generation Northwood CPU.

"We developed a new approach for clock distribution on Prescott that averages the skew out. The approach is scalable to different die sizes. You'll see this approach used on a number of Intel products in the future," Schutz said.

Prescott is also Intel's first processor to support a security technology code-named Le Grande. While Intel has not yet detailed the technology, it is believed to provide a protected space in main memory for a secure execution mode required as part of Palladium, a new PC security scheme being developed by Microsoft Corp.

Prescott adds 13 new instructions to the Pentium instruction set, including one for video encoding and two for thread synchronization to enhance Intel's approach to simultaneous multithreading, which Intel calls Hyperthreading. Like Northwood, the Prescott processor will support two simultaneous threads.

Other new instructions support complex arithmetic operations, floating-point-to-integer conversions and SIMD floating-point operations.

Prescott supports improved pre-fetch branch predictions. The CPU also adopts a new approach to chip layout based on placing individual cells in locations aimed at enabling the fastest clock rate for the processor.

ciauz