Link alla notizia: https://www.hwupgrade.it/news/cpu/ibm-presenta-il-primo-chip-al-mondo-sotto-il-nanometro-sfiorati-i-100-miliardi-di-transistor_155340.html

IBM ha presentato il primo chip al mondo sotto il nanometro, con architettura a 0,7 nm e quasi 100 miliardi di transistor: fino al 70% di efficienza in più rispetto al nodo a 2 nm e produzione possibile entro i prossimi cinque anni

Click sul link per visualizzare la notizia.

E brava IMB, zitta zitta innova sempre ;)

Sta cosa è spaventosa. Quelli di IBM sono dei mostri. :eek:

ma è ram oppure è un chip? no perche i circuiti delle memorie sono molto piu semplici da realizzare, infatti partono sempre da loro per le nuove litografie..

Eccola la risposta a chi chiedeva cosa fa IBM ,visto che sembra una azienda che non fa nulla, perché il reparto marketing/giornalisti non scrive articoli su di lei 10 volte al giorno.

Immagine suggestiva!

I cinesi
https://i.ibb.co/nsc3t5ww/black-guy-hiding-behind-tree.png

ma è ram oppure è un chip? no perche i circuiti delle memorie sono molto piu semplici da realizzare, infatti partono sempre da loro per le nuove litografie..

Premessa: la tecnologia nanostack è la "ricetta di IBM" per produrre chip in cui nell'area che a parità di processo serve per un singolo gate FET viene invece relizzato un CFET (ovvero un gate NFET con sopra un altro gate PFET).
Visto che i circuiti CMOS sono basati in gran parte su gruppi di coppie di gate NMOS+PMOS (opure NFET + CFET nei processi produttivi più densi), diventa molto semplice prendere un circuito CMOS con N gate FET e convertirlo in un circuito con circa N/2 CFET (quasi dimezzando l'area su chip).


Le ram sono più "semplici", ma per le sdram (synchronous dynamic ram) serve una grossa capacitanza parassita e per ora non si scende al di sotto dei 10nm (equivalenti) per i gate sdram; le sram (static ram) "scalano meglio" ma dai 14nm..10nm in giù i gate delle celle sram non possono essere piccoli come quelli dei circuiti logici realizzabili con lo stesso processo produttivo.

Nel caso della tecnologia nanostack (la "ricetta di IBM" per realizzare CFET su chip) anche se i gate "per sram" sono più grandi dei gate "per circuti logici", con lo stacking si ottiene un grande miglioramento anche per le sram.

Questo perche mentre una sram "fatta con i FET" richiede 6 FET, una sram "fatta con i CFET" richiede 3 CFET (che occupano poco più dello spazio richiesto per 3 FET).