Link alla notizia: https://edge9.hwupgrade.it/news/device/intel-realizzera-chip-custom-5g-con-processo-18a-per-ericsson_118708.html

Intel si occuperà di produrre i futuri chip custom 5G di Ericsson con l'avanzato processo produttivo 18A, mentre Ericsson ottimizzerà le soluzioni Cloud RAN per piattaforme Xeon.

Click sul link per visualizzare la notizia.

Ma intelligente, immagino comunque si siano premuniti di avere un piano B in caso di problemi 🤓

Ben 18A (ampere)! E il buon vecchio Sistema internazionale di misurazione è andato a donnine (od omini, non conosco i suoi gusti).

copia e incolla da wikipedia: funzionerà?

Å

Ben 18A (ampere)! E il buon vecchio Sistema internazionale di misurazione è andato a donnine (od omini, non conosco i suoi gusti).

copia e incolla da wikipedia: funzionerà?

Å

Infatti la notizia è incompleta. Sono 18A a 1V? 10V? 100V?

Magari ci vorrà la trifase per alimentare quegli apparati :asd:

Infatti la notizia è incompleta. Sono 18A a 1V? 10V? 100V?

Magari ci vorrà la trifase per alimentare quegli apparati :asd:

beh dai suppongo sia Ultra ultra ultra low voltage. Non so a quanto arrivino i core voltage con tecnologie cosí spinte. in effetti non riesco a trovare info. ho letto tsmc che con 3 nm arriva a 0,75V ma mi sembrano tensioni alte. ho un 65nm ache se non erro ha intorno a 1.2 volt dicore voltage.
il punto è che tensioni così alte in transistor cosi piccoli portano il campo elettrico tra le armature del condensatore di gate a livelli molto alti. in ogni caso il consumo è proporzionale alla tensione di core, per cui scalando con la tecnologia si abbassa.
qualcuno ha idea un processo a 3 nm quanto arrivi a tensione di core?

beh dai suppongo sia Ultra ultra ultra low voltage. Non so a quanto arrivino i core voltage con tecnologie cosí spinte. in effetti non riesco a trovare info. ho letto tsmc che con 3 nm arriva a 0,75V ma mi sembrano tensioni alte. ho un 65nm ache se non erro ha intorno a 1.2 volt dicore voltage.
il punto è che tensioni così alte in transistor cosi piccoli portano il campo elettrico tra le armature del condensatore di gate a livelli molto alti. in ogni caso il consumo è proporzionale alla tensione di core, per cui scalando con la tecnologia si abbassa.
qualcuno ha idea un processo a 3 nm quanto arrivi a tensione di core?

Lo so bene, la mia voleva essere una battuta riferita alle attuali CPU intel che sono dei forni creamatori da 600W di TDP.
Gli attuali incendi in sicilia non sono stati appiccati da piromani, ma sono stati causati da qualche rig intel che ha preso fuoco per il caldo torrido :sofico:

ho letto tsmc che con 3 nm arriva a 0,75V ma mi sembrano tensioni alte. ho un 65nm ache se non erro ha intorno a 1.2 volt dicore voltage.
il punto è che tensioni così alte in transistor cosi piccoli portano il campo elettrico tra le armature del condensatore di gate a livelli molto alti.
La tensione di soglia dei semiconduttori basati su silicio dopato varia da 0.6V a 0.8V.
Se si usa la logica CMOS non puoi scendere sotto la tensione di soglia, altrimenti non di riesce a commutare di stato.
Ci sono delle soluzioni che aggirano il problema con pompe di carica, ma per quel poco che ne so la cosa complica la progettazione ed aumenta l'area utilizzata sul chip.