Link alla notizia: https://www.hwupgrade.it/news/cpu/occamy-il-processore-per-meta-italiano-con-432-core-risc-v-che-punta-allo-spazio_116534.html

Con l'obiettivo di incrementare la capacità di calcolo a disposizione delle missioni spaziali, l'ESA sta vagliando diversi progetti tra cui Occamy, un processore con 432 core RISC-V messo a punto da ETH Zürich e Università di Bologna. 

Click sul link per visualizzare la notizia.

Occamy raggiunge i 6 TFLOPs con calcoli FP8 e 0,75 TFLOPs con quelli FP64.

Più o meno come un i9-12900K? (che intel dice fare 820GLOPS)
Capisco che non sia possibile paragonare semplicemente due CPU così diverse, ma era per avere almeno un ordine di grandezza da valutare.
Forse avrebbe più senso paragonarlo ad una GPU?

By(t)e

Più o meno come un i9-12900K? (che intel dice fare 820GLOPS)
Capisco che non sia possibile paragonare semplicemente due CPU così diverse, ma era per avere almeno un ordine di grandezza da valutare.
Forse avrebbe più senso paragonarlo ad una GPU?

By(t)e

come un 12900k ma senza richiedere dissipazione.. il 12900K che avevo sotto la scrivania faceva 250W sotto sforzo...

inoltre scrivono che è a basso consumo (che corrisponde al fatto che abbia dissipazione passiva)...

immagino i vantaggi siano questi...

una cosa che mi lascia perplesso è che indicano come tecnologia 65 nm nell'infografica.. parlano di qualcos'altro? nell'articolo è segnalato il processo a 12 nm (che mi sembra decisamente più sensato)

bio

Ho sempre detto che risc-V ha un elevato potenziale,bisogna crederci di più e investire....

come un 12900k ma senza richiedere dissipazione.. il 12900K che avevo sotto la scrivania faceva 250W sotto sforzo...

inoltre scrivono che è a basso consumo (che corrisponde al fatto che abbia dissipazione passiva)...

immagino i vantaggi siano questi...

una cosa che mi lascia perplesso è che indicano come tecnologia 65 nm nell'infografica.. parlano di qualcos'altro? nell'articolo è segnalato il processo a 12 nm (che mi sembra decisamente più sensato)

bio

Non me ne intendo, ma interposer mi lascia pensare ai collegamenti tra i core e i pin.

By(t)e

Ciao a tutti, io sono un ricercatore dell'Unibo e membro da oltre 10 anni del team che ha lavorato anche su questa architettura (non ho lavorato a questo progetto personalmente), il progetto PULP (https://pulp-platform.org). Purtroppo molte delle informazioni nell'articolo non sono accurate, perché la fonte (HPC Wire) deve aver fatto molta confusione, diciamo così :mc: . ESA non c'entra nulla (almeno per il momento) con il progetto Occamy, che è un processore di ricerca e assolutamente non un prodotto. Si tratta di un processore che, per fare un paragone alla Piero Angela, ha un livello di complessità (num. di transistor) paragonabile ad un processore high-end di una decina di anni fa, quindi un traguardo importante per un team di ricerca e una architettura assolutamente affascinante per noi che lavoriamo su queste cose :D ma non un prodotto ribadisco.

Dato che la filosofia di lavoro del PULP team, che si occupa di ricerca e non di prodotti, è di apertura nella fase di specifica, design e rilascio open-source, è abbastanza strano che si sia potuto fare questa confusione: comunque, stiamo cercando di riparare al danno. Qui potete trovare il Tweet relativo:
https://twitter.com/pulp_platform/status/1656264500427870209?s=20
E qui tutte le info:
https://pulp-platform.org/occamy/

Non me ne intendo, ma interposer mi lascia pensare ai collegamenti tra i core e i pin.

By(t)e

Parzialmente corretto. Uno dei trend maggiori dell'elettronica negli ultimi anni è di muoversi da System-on-Chip a System-on-Package, in cui i dispositivi del sistema sono su molti die (chip, o meglio "chiplet" di silicio) piccoli a integrazione spinta (<12nm), integrati ("incollati") su uno o più chip molto più grandi ma integrazione rilassata (es. 65nm) usati come interposer appunto.
L'integrazione spinta è necessaria per avere alte performance ma si paga con resa bassa e costi alti; scalare le dimensioni di un sistema facendo chip più grossi alla lunga diventa enormemente costoso.
I chip a 65nm hanno resa altissima e costi bassi e possono essere usati per connettere più chiplet assieme in un sistema che, dal punto di vista di potenza, dimensione, e performance si comporta praticamente come un unico grande chip.

Ciao a tutti, io sono un ricercatore dell'Unibo e membro da oltre 10 anni del team che ha lavorato anche su questa architettura (non ho lavorato a questo progetto personalmente), il progetto PULP (https://pulp-platform.org). Purtroppo molte delle informazioni nell'articolo non sono accurate, perché la fonte (HPC Wire) deve aver fatto molta confusione, diciamo così :mc: . ESA non c'entra nulla (almeno per il momento) con il progetto Occamy, che è un processore di ricerca e assolutamente non un prodotto. Si tratta di un processore che, per fare un paragone alla Piero Angela, ha un livello di complessità (num. di transistor) paragonabile ad un processore high-end di una decina di anni fa, quindi un traguardo importante per un team di ricerca e una architettura assolutamente affascinante per noi che lavoriamo su queste cose :D ma non un prodotto ribadisco.

Dato che la filosofia di lavoro del PULP team, che si occupa di ricerca e non di prodotti, è di apertura nella fase di specifica, design e rilascio open-source, è abbastanza strano che si sia potuto fare questa confusione: comunque, stiamo cercando di riparare al danno. Qui potete trovare il Tweet relativo:
https://twitter.com/pulp_platform/status/1656264500427870209?s=20
E qui tutte le info:
https://pulp-platform.org/occamy/



Parzialmente corretto. Uno dei trend maggiori dell'elettronica negli ultimi anni è di muoversi da System-on-Chip a System-on-Package, in cui i dispositivi del sistema sono su molti die (chip, o meglio "chiplet" di silicio) piccoli a integrazione spinta (<12nm), integrati ("incollati") su uno o più chip molto più grandi ma integrazione rilassata (es. 65nm) usati come interposer appunto.
L'integrazione spinta è necessaria per avere alte performance ma si paga con resa bassa e costi alti; scalare le dimensioni di un sistema facendo chip più grossi alla lunga diventa enormemente costoso.
I chip a 65nm hanno resa altissima e costi bassi e possono essere usati per connettere più chiplet assieme in un sistema che, dal punto di vista di potenza, dimensione, e performance si comporta praticamente come un unico grande chip.

Grazie per le precisazioni. Avevo intuito, infatti scrivevo "tra I core" proprio per indicare l'interconnessione tra i vari chip in un die. Ma il tuo chiarimento sui processi produttivi è molto interessante. In effetti ha molto senso usare un PP "antidiluviano" e quindi immagino a costi bassissimi come "bus" tra i vari chiplet (che ora vado a vedere cosa significa :) ).

Ho letto il link, ma ne approfitto per chiederti una stima sulle prestazioni, perché 0,768 TFLOp/s con 10W (seppur sulla carta) confrontati con 820GLOp/s di un Core i9 che ne consuma 280 fa un po' impressione.
So che i FLOp come misuratore delle prestazioni di una CPU ha un valore relativo, ma comunque sarebbe interessante capire in che fascia prestazionale si posizionerebbe.

By(t)e

Direi due cose:

mentre è abbastanza facile predire la performance di picco in fase di design, la potenza consumata, soprattutto considerando tutto il sistema, non è facile da predire (e il sistema "integrato" ancora non è stato pubblicato). Quindi nel concreto è difficile fare confronti in termini di performance/Watt, perché i Watt sono noti solo in termini grossolani e conservativi ("low 10s of Watts").
al di là di questo, è probabilmente più corretto confrontare un processore di questo tipo con una GPU che con un core out-of-order tipo i9. I 432 core utilizzati in Occamy (si chiamano "Snitch", come il boccino di Harry Potter, e sono open-source https://github.com/pulp-platform/snitch) sono più completi dei CUDA cores di una GPU NVIDIA, ma comunque molto piccoli e finalizzati interamente a "dar in pasto" dati a tante floating-point units.