Link alla notizia: https://www.hwupgrade.it/news/cpu/tsmc-pensa-gia-alla-fab-per-produrre-a-1-nanometro-investimento-da-32-miliardi-di-dollari_112016.html

Secondo il vice premier di Taiwan, Shen Jong-chin, TSMC si sta muovendo per la costruzione di una Fab dedicata al processo a 1 nanometro. L'impianto dovrebbe sorgere presso il Longtan Science Park, nel nord di Taiwan, con un investimento di 32 miliardi di dollari.

Click sul link per visualizzare la notizia.

Come fanno ad evitare il quantum tunneling?

Come fanno ad evitare il quantum tunneling?

Con lo stesso principio dei diodi a tunnel...suppongo...

Rischiosetto investire sul territorio dell'isola, viste le mire guerrafondaie del vicino comunista, potevano spostarsi poco più a nord e farla in Corea del Sud o Giappone.

E naturalmente decuplicheranno i prezzi!
Mi costa meno un anello di brillanti che un microchip!

Che poi mi sono sempre chiesto.. Ma uno che se ne fa di un anello di brillanti..?

Che poi mi sono sempre chiesto.. Ma uno che se ne fa di un anello di brillanti..?

Almeno quello non dovrai cambiarlo tra 2 anni

Che poi mi sono sempre chiesto.. Ma uno che se ne fa di un anello di brillanti..?

Naturalmente niente, è solo un sasso un po' particolare.

Come del resto il 98% delle cose che utilizziamo tutti i giorni, per cui rientra nel nostro modus vivendi e avere un oggetto di lusso o di prestigio assume un valore a seconda dell'ambiente in cui sei immerso, come l'abbigliamento adeguato alle situazioni, all'aspetto fisico, al linguaggio ecc. ci si riferisce sempre al momento e all'ambiente un cui viviamo.

Sono realmente poche le cose veramente utili e pochissime quelle indispensabili.

Come fanno ad evitare il quantum tunneling?

Se non sbaglio ci sarebbe quantum tunnelling se come gate utilizzassero dei MOSFET "classici" (quelli che si vedono di solito nei libri di testo) da 1nm di feature size con doping P ed N "semplice" e metalizzazioni in alluminio.

In realta la geometria dei gate utilizzati nei processi più avanzati è molto differente (per questo di parla di FinFET, Gate-All-Around FET o RibbonFet) ed anche i materiali utilizzati nei vari passaggi fotolitografici per dopaggio, metallizzazioni e rimozione del fotoresist sono cambiati.

Quindi un gate "N1" di TSMC ha teoricamente le *prestazioni* (tipicamente in termini di consumi a parità di frequenza) che avrebbe un MOSFET "classico" con feature size 1nm, ma non occupa la stessa area, non ha la densità di un "vero" dispositivo da 1nm "classico" ma in compenso non presenta fenomeni quantistici ingestibili.

Riguardo le prestazioni, nel passaggio da N3 ad N2 si nota che sono solo i consumi a calare "abbastanza linearmente" di un 25%..30%, mentre ad esempio la densità migliora solo del 10% (mentre se si passasse da 3nm a 2nm "ideali", dovrebbe almeno raddoppiare).