[VHDL] clock interno in dataflow

[selion]

Ciao a tutti. Ho realizzato un programma che fa da cronometro da 0 a 60 sec e che utilizza per il suo procedimento un clock interno. Inizialmente avevo messo il clock interno in un process cosi :

process
begin
loop
CLK <= not CLK;
wait for 5 us;
end loop;
end process;


successivamente pero' mi è stato richiesto un processo di sintesi. A questo punto mi è stato detto di fare il clock non utilizzando il wait (che rende impossibile la sintesi) ma con il comando AFTER, utilizzando NON un processo ma un istruzione dataflow.

il clock l'ho riscritto cosi :

CLK <= not CLK after 5 us;

il problema è che non capisco cosa devo fare per renderlo "istruzione dataflow" dato che ho cercato in molte guide ma non ho trovato soluzione

Grazie mille

[gugoXX]

Penso che non ti sia stato richiesto di realizzare anche il clock generator, ma solo il componente che fa da cronometro.
Nel componente dovresti poter lasciare il pin di clk come input esterno, utilizzandolo come meglio credi, sintetizzando quindi solo questo.

Se vorrai fare un test potrai costruire un'architettura collegando un vero clock generator di quelli disponibili nella libreria da scelta per la sintesi al pin di clk del tuo componente.
Oppure per il test potrati usare quel clock che avevi postato prima, ma sara' solo un test di simulazione, non il processo di sintesi richiesto.

[selion]

devo avere anche il generatore interno... infatti prima avevo messo il process con il wait e teoricamente andava... ora devo semplicemente rifarlo col dataflow ma non so come fare a trasformarlo..

[selion]

anyone? :(