Link alla notizia: http://www.hwupgrade.it/news/cpu/le-prime-immagini-delle-cpu-nehalem_22622.html

Confrontati il die delle cpu Penryn quad core con quello delle future soluzioni Nehalem quad core native

Click sul link per visualizzare la notizia.

wow, si vede benissimo che se li avicinano un attimo ne riescono ad inserire 4...

ma sempre separati? niente di nativo? va beh... sperando che per l'immissione in commercio sotto vista64 inizi a girare qualcosa di piu' di quello che gira adesso...

Così la finiscono di dire che AMD è spilorcia!!!!

Parlo della cache , tutti si lamentano x l'enorme differenza tra le CPU AMD e Intel sul quantitativo di quest'ultima!!!

è ovvio che avendo MCH integrato si inutile avere cache enormi

abituato alle sparate di fudzilla, quello dietro potrebbe benissimo essere un normale dual core penryn...le dimensioni del die sembrano esattamente uguali a quelle di uno dei due die affiancati del penryn quad...

Così la finiscono di dire che AMD è spilorcia!!!!

Parlo della cache , tutti si lamentano x l'enorme differenza tra le CPU AMD e Intel sul quantitativo di quest'ultima!!!

è ovvio che avendo MCH integrato si inutile avere cache enormi

su questo nn sono d'accordo. amd ha avuti grossi problemi economici e dato che la cache costa ha dovuto ridurla.l'articolo dice che nehalem monterà meno cache: si ok ma i peryn nn montano 2x512 o 2x1 mb ne monta 12 mb!!! con meno si intendderà probabilmente 8 mb...inoltre amd usa una cache di terzo livllo che è meno efficiente...

lasciando stare il confronto amd intel, questi nehalem mi piaciono parecchio e un quad nativo il prossimo nno nn mi dispiacerebbe :D

Scusate....si sa` quando verra` commercializzato Nehalem a 8 core?
Non riesco a trovare notizie precise in merito....grazie !! :-)

Scusate....si sa` quando verra` commercializzato Nehalem a 8 core?
Non riesco a trovare notizie precise in merito....grazie !! :-)

di preciso nn mi pare ci sia nulla, cmq nehalem dovrebbe debuttare nel secondo trimestre 2008

Uhm....a dire il vero mi sembrava di aver trovato in questo sito qualche news che diceva che gli 8 core nehalem erano attesi per i primi mesi del 2009...:-(

su questo nn sono d'accordo. amd ha avuti grossi problemi economici e dato che la cache costa ha dovuto ridurla.l'articolo dice che nehalem monterà meno cache: si ok ma i peryn nn montano 2x512 o 2x1 mb ne monta 12 mb!!! con meno si intendderà probabilmente 8 mb...inoltre amd usa una cache di terzo livllo che è meno efficiente...


Cosa c'entrano le questioni economiche di AMD con la cache di 2 livello degli A64? Quanto incidono 256KB o 512KB di L2 sul costo della CPU, soprattutto quando il processo è ottimizzato e le rese elevate, e AMD sta facendo una politica aggressiva sui prezzi per non perdere mercato? Secondo te quanto incide il costo del silicio sull'intero processo di produzione di una CPU?

La quantità di cache degli A64 limitata rispetto a quella delle CPU intel deriva dal fatto che il memory controller integrato genera latenze più basse e minori cache-miss, e questo limita la necessità di cache molto ampie.
Il fatto poi di utlizzare i link HT anzichè il FSB dà ulteriori vantaggi limitando ancora la necessità di cache.
La cache L3 serve invece da cache della L2 di ciascuna coppia di CPU.
Come avrai senz'altro letto, l'architettura di Nehalem implementa per la prima volta una connessione dedicata tra CPU (simile in tutto e per tutto ai link HT) oltre al memory controller integrato; e anche per Nehalem la cache sarà minore...

Beh, dato che sono ufficialmente possibili fin a 8 core per Nehalem, non vedo perché poi non dovrebbero produrli effettivamente.

Uhm....a dire il vero mi sembrava di aver trovato in questo sito qualche news che diceva che gli 8 core nehalem erano attesi per i primi mesi del 2009...:-(

ah già io parlavo di nehalem in generale, del progetto a 8 core nn so, xkè avevano detto che l'avrebbero fatto uscire + in la. cmq credo influenzerà anche la concorrenza di amd, se phenom nn sarà all'altezza delle aspettative, intel nn avrà molta fretta di pigiare sull'acceleratore

Cosa c'entrano le questioni economiche di AMD con la cache di 2 livello degli A64? Quanto incidono 256KB o 512KB di L2 sul costo della CPU, soprattutto quando il processo è ottimizzato e le rese elevate, e AMD sta facendo una politica aggressiva sui prezzi per non perdere mercato? Secondo te quanto incide il costo del silicio sull'intero processo di produzione di una CPU?

La quantità di cache degli A64 limitata rispetto a quella delle CPU intel deriva dal fatto che il memory controller integrato genera latenze più basse e minori cache-miss, e questo limita la necessità di cache molto ampie.
Il fatto poi di utlizzare i link HT anzichè il FSB dà ulteriori vantaggi limitando ancora la necessità di cache.
La cache L3 serve invece da cache della L2 di ciascuna coppia di CPU.
Come avrai senz'altro letto, l'architettura di Nehalem implementa per la prima volta una connessione dedicata tra CPU (simile in tutto e per tutto ai link HT) oltre al memory controller integrato; e anche per Nehalem la cache sarà minore...

nn metto in dubbio che sia anche una questione tecnica la scelta del quantitavo, ma è anche vero che la cache è effettivamente costosa, fa la differenza se produci un milione di processore con 512 kb o 2 mb sul costo finale.

Ho sempre ritenuto l'architettura proposta da AMD (dagli Opteron/Athlon64 in poi) superiore a quella proposta da Intel per svariati motivi (anche se al momento Intel tiene benissimo il passo con un'architettura tecnicamente inferiore a quella della concorrenza). Sono contento che Intel abbia deciso di cambiare e di "prendere spunto" da quanto AMD aveva già fatto.
Quello che mi preoccupa maggiormente è l'integrazione del MCH, AMD stima (avevo letto su qualche articolo) un aumento del 10% dei consumi della CPU, al momento Intel è ai livelli di AMD in quanto a consumi (migliore in full, peggiore in idle), spero che questa nuova architettura non comporti problemi da questo punto di vista.

PS: QP (QuickPath) e CSI (Common System Interface) sono la stessa cosa? Nelle anticipazioni passate CSI veniva indicato come alter ego di HT, ora si parla di QP, mi sono perso la rinominazione?

speriamo che amd faccia concorrenza invece intel deve pigiare sull'acceleratore... 8 core nativi x le mie workstation fanno comodissimo :)

Cosa c'entrano le questioni economiche di AMD con la cache di 2 livello degli A64? Quanto incidono 256KB o 512KB di L2 sul costo della CPU, soprattutto quando il processo è ottimizzato e le rese elevate, e AMD sta facendo una politica aggressiva sui prezzi per non perdere mercato? Secondo te quanto incide il costo del silicio sull'intero processo di produzione di una CPU?

La quantità di cache degli A64 limitata rispetto a quella delle CPU intel deriva dal fatto che il memory controller integrato genera latenze più basse e minori cache-miss, e questo limita la necessità di cache molto ampie.
Il fatto poi di utlizzare i link HT anzichè il FSB dà ulteriori vantaggi limitando ancora la necessità di cache.
La cache L3 serve invece da cache della L2 di ciascuna coppia di CPU.
Come avrai senz'altro letto, l'architettura di Nehalem implementa per la prima volta una connessione dedicata tra CPU (simile in tutto e per tutto ai link HT) oltre al memory controller integrato; e anche per Nehalem la cache sarà minore...

Non metto in dubbio la parte tecnica, pero ti ricordo che AMD tolse dal mercato le CPU con 2mb di L2 (4400+/4800+) a favore di CPU con frequenza piu alta ma L2 dimezzata, quando intel usci con i C2D per poter ridurre i prezzi all'osso... qui non si parla di 100 cpu vendute, ipotesi, risparmiare 5 euro x un milione di cpu non è poca cosa quando si vende "sottocosto"...IMHO

nn metto in dubbio che sia anche una questione tecnica la scelta del quantitavo, ma è anche vero che la cache è effettivamente costosa, fa la differenza se produci un milione di processore con 512 kb o 2 mb sul costo finale.

La percentuale del costo legata al silicio (materiale e processo di fotoincisione) è una porzione molto piccola del costo totale della CPU.

Passare da 512K a 2M (a parte il fatto che non dà alcun vantaggio sulle CPU AMD ma aumenta sensibilmente i consumi) costa solo qualche cent, alla fin fine... Se aumentare la L2 avesse consentito di ricuperare parte del gap prestazionale verso intel, lo avrebbero già fatto, non credi?
In fin dei conti, le CPU A64 con 1MB di cache per core ci sono già, e hanno prestazioni di pochissimo superiori a quelle con 512K a core, a parità di frequenza di clock...

speriamo che amd faccia concorrenza invece intel deve pigiare sull'acceleratore... 8 core nativi x le mie workstation fanno comodissimo :)

"ben più efficiente nel gestire le transazioni di dati tra le due coppie di CPU Quad Core montate sullo stesso package."

con nehalem nn avremo 8 core nativi...solo con l'introduzione dei 32 nm li avremo

La percentuale del costo legata al silicio (materiale e processo di fotoincisione) è una porzione molto piccola del costo totale della CPU.

Passare da 512K a 2M (a parte il fatto che non dà alcun vantaggio sulle CPU AMD ma aumenta sensibilmente i consumi) costa solo qualche cent, alla fin fine... Se aumentare la L2 avesse consentito di ricuperare parte del gap prestazionale verso intel, lo avrebbero già fatto, non credi?
In fin dei conti, le CPU A64 con 1MB di cache per core ci sono già, e hanno prestazioni di pochissimo superiori a quelle con 512K a core, a parità di frequenza di clock...

1Mb, non 512k, a parte questo, siamo daccordo sul secondo punto, anche se i 2mb seppur di poco son superiori.

Sul Primo punto non sono daccordo, si sa che la cache L2 occupa anche piu della meta del DIE delle cpu.
http://img461.imageshack.us/img461/2861/08optdcec3.jpg (http://imageshack.us)
Quindi non credo che il costo sia una porzione cosi piccola come dici tu...

Ma ancora non è uscito penryn è già volete gli 8 core? ma questo non è incoraggiare alla concorrenza questo è incoraggiare a farsi perndere per i fondelli... pensiamo un attimo al presente...

Sul Primo punto non sono daccordo, si sa che la cache L2 occupa anche piu della meta del DIE delle cpu.
Quindi non credo che il costo sia una porzione cosi piccola come dici tu...

Devo approfondire. Credo a questo punto che la mia valutazione di pochi cent di variazione sia errata. Ma non sono certo che sia esprimibile in multipli di euro...

Se ritrovo alcune informazioni sui costi di produzione del wafer e del processo di fotoincisione, posso essere più preciso.
Ad ogni modo, sono abbastanza sicuro che, se AMD avesse effettivamente potuto ricuperare il gap raddoppiando la cache, lo avrebbe fatto di certo, a prescindere dal costo.

Giusto per pura curiosità mi elencate una lista di programmi e giochi che sfruttano la presenza di 2 core o di 4 core ?
Mi sembra che allo stato attuale siamo ancora in alto mare dal lato sw...

Giusto per pura curiosità mi elencate una lista di programmi e giochi che sfruttano la presenza di 2 core o di 4 core ?
Mi sembra che allo stato attuale siamo ancora in alto mare dal lato sw...

Falcon 4

Devo approfondire. Credo a questo punto che la mia valutazione di pochi cent di variazione sia errata. Ma non sono certo che sia esprimibile in multipli di euro...

Se ritrovo alcune informazioni sui costi di produzione del wafer e del processo di fotoincisione, posso essere più preciso.
Ad ogni modo, sono abbastanza sicuro che, se AMD avesse effettivamente potuto ricuperare il gap raddoppiando la cache, lo avrebbe fatto di certo, a prescindere dal costo.Costruire una CPU con grande cache significa dedicare gran parte del die (generalmente più della metà) a essa.
Quindi avrai una grandezza del die fisicamente maggiore. Questo significa che da un wafer di silicio otterrai meno CPU, il che è aggravato pensando anche che un maggior numero di transistor significa anche aumentare la difficoltà di produzione, e con esso le CPU da scartare.
Percui anche solo risparmiare 512KB di cache (come AMD ha fatto con AM2) potrebbe significare risparmiare tanto in termini di produzione.

Con nehalem Intel si vociferà introdurrà una cache L3, riducendo la L2. In effetti guardando il core si nota come la quantità di cache sia passata da occupare circa il 45% (Penryn), a circa il 27%. Da 12MB è quindi possibile si passi a 8MB L3 e 512KB L2.
Le novità architetturali non finiscono comunque qua:
45nm Hi-K (che sarà già presente in Penryn, e permette di ridurre notevolmente i leakage di corrente)
QuickPath (uguale a HyperTransport 3.0)
Controller di memoria integrato, fino a 3 canali (quindi 192 bit di ampiezza)
Core grafico integrato nella CPU
nuove SSE4, e nuove istruzioni ATA
Hyper Threading 2, quindi raddoppio di core (da 4 core fisici a 8 core logici)

Questi sono alcuni dei giochi che sfruttano i benefici del multicore:
Call of Duty 2
City of Villains
F.E.A.R.
World of Warcraft
Age of Empires III
Black & White 2
Peter Jackson’s King Kong
The Movies
Battlefield 2
Battlefield 2: Special Forces
Tom Clancy’s Ghost Recon Advanced Warfighter
Tom Clancy’s Ghost Recon Advanced Warfighter 2
Tom Clancy’s Rainbow Six 3
Tony Hawk’s American Wasteland
Ma è soprattutto dagli ultimi che iniziano i veri benefici, vedi
Supreme Commander
E' chiaro sia stato necessario dare tempo ai vari sviluppatori per aggiornare i loro strumenti, prima di vedere i benefici
Benefici che sicuramente sussistono, e saranno ancora più marcati nel futuro

La quantità di cache degli A64 limitata rispetto a quella delle CPU intel deriva dal fatto che il memory controller integrato genera latenze più basse e minori cache-miss

Perche' dici che il controller integrato riduce i cache-miss? Al massimo ridurra' la cache-penalty, o no?


Pleg

Come già detto: maggiore quantità di cache = automento della superficie del die = minori rese percentuali, minore numero di processori per wafer

E tutto ciò incide non poco sugli utili realizzabili a parità di ASP (average selling price)

Non vorrei dire una castroneria ma mi *sembra* che l'accoppiata memory controller+branch prediction unit di AMD funzioni leggermente meglio della controparte Intel: da qui la NON necessità di avere una L2 kilometrica.
Perchè in caso di errore (cache miss) è necessario svuotare l'intera cache (più grande è più tempo si perde...)...quindi puoi mettere una cache anche da 1 GB ma se non hai una branch prediction unit efficiente non te ne fai un granchè.
Che poi ci siano anche ragioni economiche per ridurre la cache è possibilissimo

Non vorrei dire una castroneria ma mi *sembra* che l'accoppiata memory controller+branch prediction unit di AMD funzioni leggermente meglio della controparte Intel: da qui la NON necessità di avere una L2 kilometrica.
Non so se la branch prediction di AMD funzioni meglio ma dovessi tirare ad indovinare direi di no: ai tempi del Prescott Intel aveva necessita' di tenere le branch misprediction bassissime a causa della lunghissima pipeline (31 stadi), quindi suppongo avesse investito grandi sforzi in quel settore. Inoltre mi pare che il core2 abbia gia' la predizione di destinazione indiretta, mentre AMD l'avra' solo dal K10.
Indubbio invece avendo una cache miss penalty piu' bassa, grazie al controller integrato, i processori di AMD possano vivere con una cache piu' piccola.


Perchè in caso di errore (cache miss) è necessario svuotare l'intera cache (più grande è più tempo si perde...)
Non direi: devi solo aspettare che il dato arrivi dal livello di memoria superiore (cache, RAM o disco), il che rallenta il processo. Forse volevi dire che in caso di errore di predizione si deve svuotare la pipeline? In quel caso si' piu' e' lunga la pipe piu' paghi dazio ad ogni errore di salto (e' quello che dicevo a proposito del Prescott)

Qualche precisazione (è da un po' che non mi faccio sentire sul forum, ora ricomincio a rompere le scatole :p)

Intanto, Quick Path: non credo che vada confuso con l'alter ego di Hyper Transport, che dovrebbe essere CSI (crime scene invest... ehm, Common System Interface), ma piuttosto dovrebbe essere la controparte di CrossBar: QP come CB servirà per velocizzare le comunicazioni tra i core, CSI come HT servirà a velocizzare le comunicazioni tra i socket (i diversi processori) e il resto del sistema (ad esempio, nei sistemi amd con grafica integrata nel chipset, la memoria viene condivisa usando HT senza scomodare il memory controller e interferire con il lavoro dei processori).

Quanto alla cache: come giustamente sottolineato da Mikelezz, la cache costa tanto, perchè occupa tantissimo spazio e contiene praticamente la maggior parte dei transistor (sono 6 per ogni bit di dati, più la circuiteria di gestione), quindi incide molto sulle rese produttive. Supponiamo (esagerando) che all'aumentare della cache io ottenga un die di dimensioni doppie: posso assumere che dal wafer tirerò fuori la metà dei processori; in realtà, il numero effettivo sarà inferiore alla metà, perchè i die sono rettangolari, il wafer invece è circolare, quindi con die più grandi crescerà anche il numero di processori "mutilati" ai bordi. Inoltre, ad ogni wafer corrisponderà una certa percentuale di difetti, quindi un certo numero di processori inutilizzabili (per semplicità, assumiamo che la percentuale sia costante al variare della dimensione del die e per ogni wafer; in effetti, ci sono delle formule per calcolare la percentuale di difetti, che non dipendono dalla forma del die). Poichè con die più grandi ottengo meno processori, la percentuale dei difetti avrà un'incidenza maggiore, cioè, in altri termini, die più grande = meno processori per wafer = maggior costo per singolo processore, integro o difettoso = maggiore perdita per ciascun die difettoso).

Quanto alle prestazioni, be', la questione è decisamente diversa. Francamente ho sempre avuto la netta sensazione che Intel negli ultimi anni abbia usato grandi quantitativi di cache, prodotta a costi accettabili, in parte (e sottolineo in parte) per questioni di marketing (MB come MHz), ipotesi che vedo confermato dal crescente numero di persone che considera la cache come fondamentale per le prestazioni (per la serie più ce n'è e meglio è, cosa in parte vera e in parte falsa), e se davvero Nehalem vedrà una diminuzione della cache sono sicuro che qualcuno storcerà il naso e si sentirà un po' disorientato, qualcun altro, invece, capirà che non contano i numerini presi singolarmente, ma il quadro generale del progetto, e che cambiando alcuni elementi nel progetto, l'importanza e l'utilità di altri va rivalutata. La cache è sicuramente un elemento importantissimo, ma non è nè l'unico, nè il più importante, ma le sue dimensioni sono una caratteristica da valutare attentamente, insieme ai suoi pro e contro, in relazione:

- all'architettura complessiva in cui si inserisce: le architetture Intel, praticamente, hanno sempre dimostrato di "tollerare" bene aumenti di cache, ottenendo più vantaggi che svantaggi; gli amd con MCH integrato, invece, non sembrano essere particolarmente sensibili all'aumento della cache, mentre le casse societarie sono estremamente sensibili alla riduzione dei costi;

- alle caratteristiche intrinseche della cache: una cache è una memoria particolare, di tipo associativo, cioè si comporta come un piccolo database in cui dati e codice vengono memorizzati associandoli a delle chiavi di ricerca; all'aumentare delle dimesioni di un database tende ad aumentare il tempo necessario per le ricerche, quindi va da se che a una cache più abbondante corrispondano latenze maggiori, e quindi uno svantaggio. Questo svantaggio è però mitigato dalla maggiore velocità della cache, quindi occorre trovare un giusto compromesso per le sue dimensioni in base alle altre caratteristiche del processore e del sistema in generale. Se è possibile disporre di una banda elevata verso la memoria e di basse latenze, il vantaggio di avere una grande cache diminuisce rispetto agli svantaggi (maggiori latenze, costi, ...): è questo il caso delle cpu amd; viceversa, in sistemi come quelli intel, con memory controller esterno, che impegnano molto il front side bus anche per le comunicazioni tra i core, i vantaggi legati all'aumento della cache aumentano.

Ancora: la cache usata da amd è di tipo esclusivo, cioè contiene dati diversi nella L1 e nella L2, quindi ciascun core ha a disposizione quasi la somma delle due cache, pari a 640KB (in realtà le due cache sono diverse e una stima più corretta dipende dalla suddivisione del contenuto in dati e istruzioni); ciò comporta dei vantaggi in termini di velocità (la L1 è piuttosto veloce e ha dimensioni non irrilevanti) e di quantità effettiva dei dati immagazzinati; la cache è inoltre non unificata, quindi ciascun core compie accessi più rapidi in scrittura e lettura alla sua cache, a fronte di qualche svantaggio nell'accesso a dati conservati nella cache degli altri core, anche se vengono implementati degli algoritmi di ispezione molto efficienti. Nel caso di intel, invece, le due cache sono inclusive, quindi la L2 presenta delle copie dei dati presenti nella L1; quest'ultima però è piccola e non penalizzante in questo senso; la L2 è di tipo unificato, cioè viene condivisa dai due core di ciascun chip, e questo ha uno svantaggio: se i core cercano di accedere alle stesse linee di cache bisogna impiegare del tempo per decidere chi dei due possa accedere per primo, quindi consentire l'accesso sequenzialmente (questo può non essere vero se gli accessi avvengono entrambi in lettura, a seconda della "struttura" della cache). Tuttavia, una cache unificata ha anche dei vantaggi: a seconda delle scelte progettuali, è possibile assegnare a ciascun core delle diverse quantità, adattandosi al diverso carico di lavoro, oppure spegnere la cache non in uso, implementando una policy per il risparmio energetico più aggressiva; questi vantaggi, unitamente agli altri visti in precedenza, rendono le scelte di intel corrette e vincenti in relazione al progetto complessivo del processore, ma quelle di amd non lo sono da meno in relazione alle proprie scelte. Poichè, infatti, la cache delle cpu amd è esclusiva, e l'ipotesi di condividere la L1 sarebbe quantomeno una barzelletta, una L2 unificata avrebbe introdotto il problema degli accessi contesi di cui sopra che, sommato al rischio di non trovare i dati cercati e, quindi, dover "perdere" comunque del tempo ispezionando la/e L1 del/degli altro/i core, vanificherebbe potenzialmente tutti i vantaggi connessi.

Quest'ultimo punto mi introduce la questione della L3: quella dei K10 di amd è di tipo inclusivo rispetto alle L2, quindi, più che aumentare la memoria immediatamente disponibile al processore, non fa altro che presentare delle copie "pubbliche" dei dati "privati" di ciascun core, in modo tale da velocizzare l'accesso a dati condivisi senza impattare sull'elaborazione del singolo core a causa della risoluzione delle contese. Inoltre, è vero che una cache di livello più "esterno" tende ad essere più lenta, ma non troppo, poichè stiamo pur sempre parlando di una memoria che si trova dentro il processore e viaggia alla sua stessa velocità (la lentezza può essere una questione di dimensioni e di priorità nell'uso, comunque significativa ma niente di eccessivo). Non mi stupirebbe se Nehalem adottasse una strategia simile: 1MB di L2 "privato" per ciascun core e 4/6MB di L3 unificata e inclusiva rispetto alla L2.