Fady
06-10-2006, 18:29
VOLEVO FARE UN PRECISAZIONE:
molti mi hanno detto 'bella cosa ma io nn ho DFI...' volevo dire che la teoria e le modalità in cui le varie impostazioni influenzano bandwith e stabilità rimangono uguali per tutte le mobo...ho sfruttato questa guida per overcloccare anche la mia A8N-SLI e ho ottenuto dei brillanti risultati...
I made this guide for the good folks over on ABXZone------talked to AngryGames who thought it might help folks over here as well....
As always----if you want changes/additions----just holler.....
John
Guida Memoria DFI NF4 BIOS(ndr i dati sono relativi a dfi ma la teoria va bene per tutti)
Lo scopo di questo thread è di dare un qualche tipo di spiegazione e un buon "punto di partenza" alla valanga di settaggi disponibili (specialmente per la memoria) presenti nei BIOS di Oskar Wu nelle meravigliose schede madri NForce 4prodotte da DFI.Specialmente a quelli che sono nuovi del mondo del divertimento e dell'eccitazione dell' overclock.(Amo soprattuto quando riesco a portare il mio chip da 200$ a fare delle performance di un chip da 500$).Sfortunatamente tutti i manuali che sono disponibili sull'argomento delle schede madri danno un aiuto veramente misero in questo settore,e siamo tutti molto sospettosi di impostare un certo valore senza un qualche tipo di conoscenza di fondo di cosa puo fare o nn fare quella impostazione.è già stato detto che alcun idi questi setting sono MOLTO oscuri e tentare di trovare informazioni su cosa veramente fanno è estremamente difficil.Oltre a ciò, alcunde delle seguenti spiegazioni potranno essere tatolmente incomprensibili per i normali utenti(so che alcune lo erano per me).qualunque cosa accada,sono un convinto credente del fatto che ALCUNE informazioni sono sempre meglio di NESSUNA informazione.
IMPORTANTE AVVERTIMENTO!!:
Per favore comprendere che queste informazioni e i settaggi suggeriti possono o non possono funzionare per voi.Ogni utente avrà solitamente una diversa esperienza basata sulla sua configurazione.Il tentativo che si fa con questa guida è di fornire una conoscenza-----e fiduciosamente di mettervi in condizione di sicurezza!Aggiungo che i miei risultati personali sono stati con memorie Corsair BH-5----ci saranno differenze su come dovranno essere settate delle memorie che montano chip TCCD.Ci sono definitivamente delle differenze nei voltaggi e nei timings.Per favore sentitevi liberi di mandarmi degli aggiornamenti da aggiungere o da editare al thread!
Veramente un numero esiguo di queste informazioni è stato creato da me.Sto semplicemente agendo come un "compilatore e editor".Tenterò di dare i giusti riconoscimenti a ogni persona da cui sto "prendendo in prestito" materiale.Se siete tra questi ultimi e nn siete contenti di come sia stato usato il vostro materiale PMatemi ed faro le mie scuse.
Speciali Ringraziamenti a:
Adrian Wong e il suo RojakPot BIOS Explanation site
Adrian ha anche pubblicato un meraviglioso libro BIOS: '[]Breaking Through the Bios Barrier[]'
Lost Circuits (http://www.lostcircuits.com/)
Tom’s Hardware Guide (http://www.tomshardware.com/)
Mushkin (http://www.mushkin.com/doc/techSupport/papers/latency.asp/)
AnandTech (http://www.anandtech.com/)
Jess1313 and Samurai Jack, membri di diversi forum, la cui eccellente guida è stata il vero fondamento di questa mia guida.
cosi come i seguenti contributori:
ABXZone: Sierra, Blue078, Eldonko, Xgman, Eva2000, HiJon89 (tutti membri di svariati forum)
DFI-Street: RGone, AngryGames, masterwoot, Aurhinius, Dracula
Xtrememsystems: kakaroto
Jess1313, Samurai Jack, Travis, bigtoe----che sono anche membri di altri forum
Anand Tech: Wes Fink
Prima di tutto: Un Estremamente Veloce Tutorial sulla RAM
Parafrasato da Tom’s Hardware guide:http://www.tomshardware.com/index.html
“Per meglio capire come i parametri sui timing influenzino le prestazioni della memoria, dovreste conoscere tutto ciò che è coinvolto nell'accesso delle moderne Random Access Memory (RAM). la sottostante tabella "RAM Timings" darà una descrizione di come lavorano. La linea in fondo è un processo di lettura che inizia quando il controller sul chipset della mobo seleziona il modulo della memoria che contiene i dati. (i modelli A64 includono il memory controller nel processore). Il controller indirizza il giusto chip sul moduloe i dati che contiene. Le celle del chip sono disposte in una matrice e sono organizzate usando indirizzi a righe e colonne. Ogni intersezione rappresenta un bit di memoria.
http://img180.imageshack.us/img180/162/ramdiagrambh8.jpg
Ottimizzando i parametri dei timing velocizzeremo il processo conivolto nell'accesso alla RAM. Il memory controller perima di tutto determina la riga di indirizzamento della cella alla quale si vuole accedere. La colonna è invece indicata una volta che il timing tRCD è concluso. Il tempo tCL quindi passa mentre i dati sono trasferiti al registro output memory controller first determines the row address of the storage cell it intends to address. The column address is communicated once the time tRCD has transpired. The time tCL then passes while the data is transferred to the output register. Il processo puo ricominciare da capo dopo aver aspettato tRAS più tRP."
Ecco qua una meravigliosa spiegazione multimediale online delle RAM Corsair: http://www.corsairmemory.com/memory_basics/153707/index.html
Un altro buon link sui memory timing e latenze da Mushkin:Mushkin Article (http://www.mushkin.com/doc/techSupport/papers/latency.asp/)
questa è una spiegazione molto rapida----segue la guida….
Ma prima di partire, ho preparato una tabella per aiutare nel vostro overclocking,o solo per mantenere a mente i dati che avete trovato stabili nelle schede madri NF4---può essere applicata a tutte le versioni. Ho avuto l'idea da masterwoot.Ho edittao la sua e creato un versione updatata----grazie masterwoot!!Si riesce a visualizzare bene anche senzza IE----settare i margini uguali in entrambi i lati a 0.5 inch (0,5 in = 1,27 cm NDR) prima di stampare----lasciare in modalità "Portrait" . Può essere necessario qualche secondo per caricare...
NF4 Memory & Voltages Bios Settings Chart (http://www.frontpage2000.family-net.org/jris/NF4%20Bios%20Chart.htm/)
Informazioni Aggiuntive su TCCD
Un'ottima Guida solo per le memorie TCCD:
Kakaroto's TCCD Memory Guide (http://www.xtremesystems.org/forums/showthread.php?t=57317/)
Guida Ottimizzazioni BIOS per DFI NForce4 Motherboards:
Dram Frequency Set(Mhz)
Settaggi = 100(Mhz)(1/02), 120(Mhz)(3/05), 133(Mhz)(2/03), 140(Mhz)(7/10), 150(Mhz)(3/04), 166(Mhz)(5/06), 180(Mhz)(9/10), 200(Mhz)(1/01)
Questo è il vostro divisore-----molte persone sosterrano che i migliori risultati si ottengono da Sincrono o dall' 1:1, o nel caso di DFI con 1/01. Tutti gli altri settaggi possibili sono Asincrono. Si puo usare una piccola applicazione memFreq per calcolare la velocità delle memorie usando i vari divisori.Con 1/01 (Sincrono)----la formula con qualsiasi memoria dddr400 è semplice FSB(HTT)*2----e quindi se stato andando a 240 di FSB la vostra velocità effettiva delle ram sarà DDR.Potrete poi usare il divisore per mantenere le ram stabili e andare ad alzare le frequenze del processore con un maggiore overclock.
Questa è un'altra tabella per spiegare la formula (da Travis di Vr-Zone che credo abbia avuto l'aiuto di Oskar Wu per il suo sviluppo):
http://img180.imageshack.us/img180/6243/ramspeedak5.jpg
Ampia influenza sul Bandwidth----si puo usare per dare stabilità per le ram se nn riescono a stare al passo del procio e uscire dal sincrono 1:1.
Settaggio Suggerito per DFI: 200(Mhz)(1/01)
Command Per Clock(CPC)
Settaggi: Auto, Enable(1T), Disable(2T)
Command Per Clock(CPC) è anche chiamato Command Rate. Può essere la scelta migliore in certi casi disabilitarlo disable(2T) w/ 2x512 RAM modules. Ha grande influenza sia sul Bandwidthche sulla Stabilità.
Da Adrian Wong: http://www.rojakpot.com/
“Questo settaggio BIOS permette di selezionare il ritardo tra il segnale di Chip Selection il tempo in cui il memory controller comincia a mandare comandi al banco di memoria. Minore è il valore,più velocemente il memory controller puo inviare comandi al banco attivato. Quando questo valore è impostato su 'enable',il memory controller manderà le informazioni con il ritardo di un solo ciclo di clock.Quando è impostato invece su disable il memory controller invierà un un comando di ritardo di due cicli di clock o 2T. L'opzione Auto permette al memory controller di usare il valore SPD della memoria per il comando di delay. Se il comando SDRAM delay è troppo lungo, può ridurre le performance da una inutile prevenzione del memory controller ad iviare dati troppo rapidamente. Se l'SDRAM command delay è troppo corto,il memory controller può nn riuscire a tradurre gli indirizzi in tempo e i "bad command" prodotti provocheranno la perdita dei dati e la loro corruzione.è raccomandato di provare su enable l'SDRAM 1T command per migliori prestazioni della RAM. In overclock piuttosto spinti l'unico metodo di trovare stabilità a volte risulta essere la disabilitazione e portare le ram a 2T.
Grande Influenza su Bandwidth/Stabilità.
Settaggi Suggeriti per DFI: Enable 1T ogni volta che è possibile
CAS Latency Control(tCL)
Settaggi = Auto, 1, 1.5, 2, 2.5 3, 3.5, 4, 4.5.
Questo è il primo timings con il quale molte compagnie classificano le loro ram. Per esempio,avrete gia visto ram definite o garantite a 3-4-4-8 @275mhz. Questo settaggio è il "3", in questo caso. il 2 permette le migliori performance, CAS 3 solitamente da maggiore stabilità. notare che: se si ha Winbond-BH-5/6, può nn esere sempre possible usare CAS3.
Da Lost Circuits: http://www.lostcircuits.com/
“CAS è il Column Address Strobe o Column Address Select. CAS controlla la quantità di tempo (in cicli (2, 2.5,& 3) tra il ricevere un comando e l'eseguire quel determinato comando. Poichè CAS principalmente contrlla l'allocazione degli indirizzi HEX (esadecimali NDR), o le colonne della struttura, dentro la matrice della memoria, è il timing più importante da settare il piu basso possibile se nn viene compromessa la stabilità del sistema. Ci sono sia righe che colonne dentro la matrice in cui sono organizzati i dati della memoria. quando la richiesta viene prima settata elettronicamente sulla memoria, il primo timing attivato è il tRAS (Active to Precharge Delay). La richiesta elettronica dei dati e il precharge, e l'inizializzazione della memoria con il RAS è l'activation. Una volta che il tRAS è attivo, RAS, or Row Address Strobe comincia a cercare una metà dell'indirizzo per l'attivazione del dato richiesto. Una volta che la colonna è stata localizzata, tRCD viene iniziallizato, finisce il suo ciclo, si accede all'esatta locazione HEX del dato rischiesto nel tempo del CAS. Il tempo tra la partenza del CAS e la sua fine è oò CAS latency. Poichè il CAS è l'ultimo stage nella ricerca dei dati, è il più importante step della varia successione dei timings della memoria.”
Da Adrian Wong’s site: http://www.rojakpot.com/
“Questo settagio BIOS controlla il ritardo (in cilci di clock) tra la dichiarazione del segnale del CAS e la completa disponibilità del dato da una precisa cella di memotia. Questo settaggio inoltre determina anche il numero di cicli di clock richiesti per il completamento della parte del burst tranfer. In altre parole,più il CAS è inferiore,meno sarà il tempo necessario alla memoria per leggere e scrivere i dati. Notare che alcuni moduli di memoria possono nn supportare dei CAS molto bassi e possono perdere i dati generando degli errori. Quindi, mentre è consigliato scendere con il CAS Latency Time to 2 or 2.5 ci cli di clock per migliori performance della memoria,dovreste però aumentarlo se il vostro sistema diventa instabile. Bisogna ricordarsi che aumentare il CAS latency permette ai moduli di memoria di andare a frequenze maggiori. Se trovate degli ostacoi nell'overclock della vostra memoria,provate ad aumentare il CAS latency time.”
Debole Influenza sul Bandwidth / Larga Influenza sulla Stabilità.
Settagi Suggeriti per DFI: 1.5, 2, 2.5, and 3. (più bassi = maggior velocità)
RAS# to CAS# Delay(tRCD)
Settaggi = Auto, 0, 1, 2, 3, 4, 5, 6, 7.
Questo è il secondo timing con il quale molte compagnie classificano le loro RAM. Per esempioo, potreste trovare delle ram a 3-4-4-8 @275mhz. Questo settaggio è il primo 4,in questa situazione.
Da Adrian Wong’s site: http://www.rojakpot.com/
”Questo parametro BIOS permette di settare il ritardo tra i segnali RAS e CAST. L'appropriato riatardo per ciascun modulo di memoria è dichiarato nei timing con cui esce. Nelle specificazioni JEDEC, è il secondo numero nella sequenza di tre o quattro. Poichè questo ritardo è presente ogniqualvolta che la riga viene aggiornata o una nuova riga viene creata, ridurre il tempo di ritardo migliroa le prestazioni. Quindi, è raccomandato ridurre il delay a 3 o 2 per ottenere migliori risultati. Bisogna notare anche che si usano dei valori che sono troppo vassi per la memoria, si può rendere il sistema instabile. Quando il sistema diventa instabile dopo aver ridotto il RAS-to-CAS delay, dpvrete tornare ad alzare questo valore o tornare al valore dichiarato sui moduli. Aumentare il RAS-to-CAS delay può permettere un migliore overclock.Ricordarsi sempre che si puo andare a cambiare questo valore ricordandosi delle instabilità a cui può portare se lo si imposta in maniera troppo stressante per il sistemama.”
Grande Influenza su Bandwidth/ Stabilità.
Settaggi Suggeriti per DFI: 2-5 ----2 permette migliori performance, e 4-5 permette il miglior aumento di frequenza (5 èsolitamente superlfuo). Spesso può capitare che RAM economiche nn permattano di usare il 2, e quindi trovare il loro massimo OC. (Tempo minore = Maggiore prestazione)
Min RAS# Active Timing(tRAS)
Settaggi = Auto, 00, 01, 02, 03, 04, 05, 06, 07, 08, 09, 10, 11, 12, 13, 14, 15.
Questo è il quarto timing della serie di quattro numeri con cui escono le memorie dalle fabbriche. Esempio: 3-4-4-8 @275mhz, in questo caso è il numero 8.
Da Adrian Wong’s site: http://www.rojakpot.com/
”Questo parametro BIOs controlla il minimo row active time (tRAS) del banco di memoria. Qeusto costituisce il tmpo nel quale una colonna rimane attivata fino a che la stessa riga puo essere disattivata. Se il periodo di tRAS è troppo lungo, questo può ridurre le prestazioni della ram per un superfluo tempo di ritardo di attivazione/disattivazione delle righe. Ridurre il tRAS permette alla riga attivata di essere disattavati prima. Tuttavia se il tempo concesso è troppo breve può nn esserci abbastanza tempo per completare il burst transfer. Tuttociò riduce le performance e i dati possono essere persi o corrotti. Per risultati ottimali, usare il valore minore che potete impostare. Solitamente, dovrebbe essere CAS latency + tRCD + 2 cicli di clock. Per esempio, se si setta il CAS latency a 2 il tRCD a 3, il valore tRAS sarà 7 (2+3+2). Ma se cominciate a trovare eroori di memoria o crash di sistema, aumentare il tRAS di un ciclo di clock alla volta fino a che non ottenete la stabilità del sistema.”
Leggendo in giro per il WEB sembra che questo sia il valore più discusso!. Alcuni dichiarano che 00, 05, o 10 sono i valori più veloci e stabili. Probabilmente nn c'è una risposta esatta per questo timing, dipende tutto dalla singola ram. [ FADY ]Per avere un buon punto di partenza, solitamete tutte le ram, o quasi, possono archiviare il loro massimo OC con tRAS a 10, anche se ci possono essere dei settagi più bassi di questo valore con il quale si raggiunge il miglior OC.
Piccola e utile tabella fornita da Dracula:
VALUE MEMORY: CAS + tRCD + (3 or 4) = tRAS
STANDARD MEMORY: CAS + tRCD + 2 = tRAS
EXTREME MEMORY: CAS + tRCD + 1.5 = tRAS
FLAG-SHIP MEMORY: CAS + tRCD + (05. or 1) = tRAS
tRC = tRP + tRAS
Debole Influenza su Bandwidth/Stabilità.
Settaggi Suggeriti per DFI: Suggerito usare solo 00, e 5-10. comcincerei con 8 e girerei attorno a questo valore. (minor tempo = più velocità)
Row Precharge Timing(tRP)
Settaggi = Auto, 0, 1, 2, 3, 4, 5, 6, 7
Questo è il terzo valore della serie dei quattro numeri con qui vegonodescritte le RAM. Esempio: 3-4-4-8 @275mhz. Sarebbe il secondo numero quattro in questo esempio.
Da Adrian Wong’s site: http://www.rojakpot.com/
”Questo settaggio BIOS specifica il minimo ammontare di tempo tra due successive attivazioni allo stesso modulo DDR. Minore è l'intervallo, più veloce il prossimo banco di memoria può essere attivato in fase di lettura o scrittura. Tuttavia,poichè l'attivazione di una riga richiede una grande quantità di corrente, usare un corto basso di ritardo può causare un eccessivo pasaggio di corrente al modulo [FADY] ricordiamoci che la quantità di calore passata ai vari componenti è direttamente proporzionale o quasi al calore prodotto che deve essere dissipato!. Per PCs desktop, un deley di due cicli è raccomandato poichè l'alimentazione nn è un grosso problema. Il beneficio di prestazioni nell'usare un ritardo di 2 cicli è di notevole interesse. Minore ritardo significa che ogni andata e ritorno dei dati necessita un cilco in meno per l'ativazione del banco di memoria. Questo migliora le prestazioni in lettura e scrittura. Scambiare a 3 cicli solo quando ci sono problemi di instabilità settando il valore 2.”
Grande Influenza su Bandwidth/Stabilità.
Settaggi Suggeriti per DFI: 2-4 ----2 permette migliori performance, e 4-5 per una maggiore stabilità in OC (anche in questo caso a volte 5 è più che abbondante). Un gran numero di RAM nn permetterà di usare il valore 2, e quindi trovare un piu alto OC(Tempo minore=Risultato migliore)
Row Cycle Time(tRC)
Settaggi = Auto, 7-22 con incrementi di 1.0 .
Da Adrian Wong’s site: http://www.rojakpot.com/
”Questo settaggio BIOS controlla il Row Cycle Time ,o tRC,del modulo di memoria. Il row cycle time determina il minor numero di cicli di clock perchè la momria completi un ciclo completo di dati, dall'attivazione di una riga fino al suo precharging. Formula,il row cycle time (tRC) = minimo row active time (tRAS) + row precharge time (tRP). Quindi è molto importante trovare quali sono i parametri el tRAS e tRP prima di settare il row cycle time. Se il è dura troppo, le performance possono essere compromesse da un inutile tempo di attesa da parte della memoria prima di attivare una nuova riga. La riduzione del row cycle time permette a un nuovo ciclo di cominciare prima. Tuttavia, se il row cycle time è troppo breve, il nuovo ciclo puo essere inizializzato prima che la nuova riga sia sufficentemente caricata. Quando ciò accade, si va incontro alla perdita dei dati o alla loro corruzione. Per delle buone performance, usare il valore più basso possibile rispettando la formula tRC = tRAS + tRP . Esempio: se il tRAS è 7 cicli di clock e il tRP è 4 , allora il row cycle time deve essere 11 cicli.”
Grande Influenza su Bandwidth/Stabilità.
Settaggi Sueggeriti per DFI: 7 permette le migliori performance, 15-17 la migliore stabilità/over clock. 22 è anche superfluo. Partire con 16, e fare vari tentavi andando a calare questo timin. Ricordarsi sempre la formula già citata tRC = tRAS + tRP. (Minor tempo = Piu prestazione)
Row Refresh Cycle Time(tRFC)
Settaggi = Auto, 9-24 in 1.0 increments.
Da DFI BIOS: “Questa impostazione rappresenta il tempo di aggiornamento di una singola rifa sullo stesso banco di memoria. Questo valore è anche il tempo di intervallo tra un refresh (REF command) e un altro REF command a differenti righe sempre dello stesso banco.Il valore tRFC è maggiore del tRC.”
Grande Influenza su Bandwidth/Stabilità.
Settaggi Suggeriti per DFI: 9 è a votle irraggiugibile e 10 permette le migliori prestazioni. 17-19 per la migliore stabilità e per salire di frequenza in over clock,19 probabilmente troppo tranquillo. Partire a 17 e calare. una buona combinazione a volte è data da 2-4 clock in piu del tRC. (Minor tempo = Piu prestazione)
Row to Row Delay(anche detto RAS to RAS delay)(tRRD)
Settaggi = Auto, 0-7 in incrementi di 1.0.
Da Adrian Wong’s site: http://www.rojakpot.com/
“Questa feature BIOS specifica la minima quantità di tempo tra due successivi ACTIVATE commands allo stesso modulo DDR. Minore è il tempo di ritardo, più veloce sarà il tempo in cui il prossimo banco potrà essere attivato per operazioni read or write. Tuttavia, poichè la procedura di di row activation richiede una notevole quantittà di corrente, l'uso di un tempo troppo breve puo causare un eccessivo richiamo di corrente al banco (e questo comporta un incremento piu o meno notevole del calore che deve essere dissipato sui banchi delle nostre ram....NDR). Per desktop PCs, un rirtardo di 2 cicli può essere imposttato perchè la corrente puo essere può essere presa dall'alimentatore senza troppi problemi.Andare sotto il due a volte nn comporta degli aumenti di prestazioni percepibili.Un ritardo minore significa che ogni operazione di back-to-back activation avverrà più velocemente. Tutto ciò migliora le capacità di lettura e scrittura delle DDR. Impostare dai 3 cicli in su quando si incontrano problemi di stabilità con il valore 2 impostato.”
Scarsa Influenza su Bandwidth/Stabilità.
Settaggi Suggeriti per DFI: 00 permette le migliori prestazioni e 4 la migliroe stabilità ed aumento di frequenza (qualsiasi parametro sopra al 4 è probabilmente superfluo) 2 è probabilmente la migliore scelta. 00 può sembrare estremo ma ha funzionato bene anche per frequenze di 260 MHz. (Minore = Più Veloce)
Write Recovery Time(tWR)
Settaggi= Auto, 2, 3.
Da Adrian Wong’s site: http://www.rojakpot.com/
“Questo settaggio controlla il Write Recovery Time (tWR) del modulo di memoria. Speicifica quato tempo di ritardo (in cicli di clock) deve trascorrere dopo il completamento di una valida operazione di scrittura, prima che sia aattivato il precharge. Questo timingè richiesto per garantire che i dati nel buffer di scrittura possano essere scritti nele celle di memoria prima che si attivi il precharge. Minore è il ritardo, più rapidamente il può avvenire il precharge per una nuova operazione di read/write. Questo migliora le performance ma aumenta il rischio che della corruzione dei data scritti nelle celle di memoria. impostando il minor valore otterete migliori prestazioni ma se trovate dei problemi di stabilità tornate al valore di default per la stabilità.”
Scarsa Influenza su Bandwidth/Stabilità.
Settaggi Suggeriti per DFI: 2 per migliori performance, e 3 per migliore stabilità/over clock. (Minore = Più veloce)
Write to Read Delay(tWTR)
Settaggi: Auto, 1, 2
Da Adrian Wong’s site: http://www.rojakpot.com/
”Questo parametro BIOS controlla il Write Data In to Read Command Delay (tWTR) . Questo timing costituisce il minore numero di cicli di clock che occorrono tra un l'ultima valida operazione di scritturae il consecutivo comando si lettura nello stesso banco di memoria. l'Opzione 1 Cycle permette chiaramente il più veloce passaggio tra queste due operazioni e quindi le migliori prestazioni. L'opzione 2 Cycles riduce la velocità in lettura ma migliora la stabilità, specialmente ad alte frequenze. questo parametro inoltre permette al chip di memoria di salire piu di frequenza. In altre parole, aumentando questo delay si permette l'overclock e la stabilità rilassando l'uso del chip sul banco. è raccomandato selezionare 1 Cycle per migliore velocità in lettura. Con DDR400 si puo anche provare a impostare 1 Cycle. Tornare a 2 nn appena si trovano problemi di stabilità.”
Da DFI BIOS: “Questa impostazione BIOS specifica il write to read delay. Samsung chiama questo valore TCDLR (last data in to read command). è misurato dalla cresta e il seguente nonmask data strobe alla creste del successivo comando di lettura..”
Scarsa Influenza su Bandwidth/Stabilità.
Settaggi Suggeriti per DFI: 1 permette migliori risultati, e 2 permette migliore stabilità/over clock. (Minore = Più veloce)
Read to Write Delay(tRTW)
Settaggi = Auto, 1-8 in incrementi di 1.0 .
Parafrasato Da Adrian Wong’s site: http://www.rojakpot.com/
”Quando il memori controller riceve un comando di scrittura subito dopo un comando di lettura,un aggiuntivo tempo di ritado viene normalmente introdotto prima che il comando di lettura venga iniziallizzato. Come il nome suggerisce, questo parametro BIOS permette di saltare (o anche aumentare) questa quantità di tempo. Questo migliora le performance in scrittura del sistema delle memorie. Tuttavia è raccomandato abilitare questo parametro per migliori prestazione nella fase read-to-write. Se le memorie nn supportano il piu veloce tempo di turn-around, i dati scritti nella memoria possono corrempersi. Quindi,quando si va incnotro a problemi di stabilità aumentare il tempo di ritardo per concedere alla ram un intervallo e nn perdere dati.”
Scarsa Influenza su Bandwidth/Stabilità.
Settaggi Suggeriti per DFI: 1 permette performance migliori, e 4 stablità e piu margine in over clock . Raccomandato provare 1 e spostarsi sul 2 se il sistema è instabile. (Minor Tempo = Piu velocità)
Refresh Period(tREF)
Settaggi = Auto, 0032-4708 in incrementi variabili.
1552= 100mhz(?.?us)
2064= 133mhz(?.?us)
2592= 166mhz(?.?us)
3120= 200mhz(?.?us)(sembra essere a/ Bh-5,6 buone performance a 250+mhz)
---------------------
3632= 100mhz(?.?us)
4128= 133mhz(?.?us)
4672= 166mhz(?.?us)
0064= 200mhz(?.?us)
---------------------
0776= 100mhz(?.?us)
1032= 133mhz(?.?us)
1296= 166mhz(?.?us)
1560= 200mhz(?.?us)
---------------------
1816= 100mhz(?.?us)
2064= 133mhz(?.?us)
2336= 166mhz(?.?us)
0032= 200mhz(?.?us)
---------------------
0388= 100mhz(15.6us)
0516= 133mhz(15.6us)
0648= 166mhz(15.6us)
0780= 200mhz(15.6us)
---------------------
0908= 100mhz(7.8us)
1032= 133mhz(7.8us)
1168= 166mhz(7.8us)
0016= 200mhz(7.8us)
---------------------
1536= 100mhz(3.9us)
2048= 133mhz(3.9us)
2560= 166mhz(3.9us)
3072= 200mhz(3.9us)
---------------------
3684= 100mhz(1.95us)
4196= 133mhz(1.95us)
4708= 166mhz(1.95us)
0128= 200mhz(1.95us)
Da Adrian Wong’s site: http://www.rojakpot.com/
"Questo parametro BIOS permette di settare l'intervallo di refresh del chip della memoria. Ci sono (moltissimi) differenti settaggi oltre all'opzione AUTO. Se si imposta AUTO, il BIOS farà una ricerca nel modolo SPD della moria e impostarà il parametro più lento per ottenere la migliore sicurezza e compatibiltà. Per migliori prestazioni,si deve considerare di aumentare l'intervallo di refresh daò valore iniziale di default (15.6 µsec per 128Mbit o memory chip piu piccoli e 7.8 µsec per 256Mbit per chipset migliori) fino a 128 µsec. Bisogna notare che se si incrementa troppo il Refresh Interval, le celle della memoria posso perdere il lro contenuto. Tuttavia, si dovrebbe partire con piccolo incrementi di Refresh Interval e testare il proprio sistema dopo ogni cambiamento prima di poter decidere un incremento maggiore. Se si trovano problei di stabilità sopo avre aumentato l'intervallo di refresh,bisogna ridurre questo parametro di un valore alla volta facendo il percorso contrario per ritrovare le impostazioni di stabilità.
Da Sierra at ABXzone: Le seguenti informazioni sono prese da una vecchia giuda ram. Un banco di ram è costituito da celle elttriches. Il processo di refresh ricarica queste celle, che sono ordinate nel chip in una serie di righe. Il refresh cycle fa riferimento al numero di righe che devono essere refresshate.
"Ciclicamente la carica situata in ogni bit deve essere rinnovata oppure la carica si spegne e il valore del bit viene perduto. DRAM (Dynamic Random Access Memory) è un gruppo di elementi che possono immagazzinare energia in un array di bits. Questo array di bits puo avere accesso in maniera casuale. Nonostante ciò, il capacitor puo immagazzinare questa energia per un breve lasso di tempo prima che perda la carica. Perciò la DRAM deve essere refresshata (ri-energizzata) ogni15.6µs (a microsecondo equivale a 10-6(dieci alla meno sei) secondi NDR) per ogni riga. Ogni volta che il capacitor viene refresshato la memoria è riscritta. Per questa ragione la memoria DRAM è anche chiamata memria volatile. Usando il metodo RAS-ONLY refresh (ROR) , il refresh viene fatto in una maniera sistematica, ogni colonna è aggiornata riga dopo riga in sequenza. in un tipico modulo EDO per ogni riga ci vogliono 15.6µs per essere refresshata. In moduli 2K il refresh time per ogni colonna sarà di 15.6µs x 2048 righe = 32ms (1 millisecondo è sempre 10-6 secondi). Questo valore è chiamato tREF. Fa riferimento all'intervallo di refresh dell'intero array."
Questa è una interessante discussione sul tREF nel forum DFI: http://www.dfi-street.com/forum/showthread.php?t=10411
Questa è una meravigliosa tabella gentilmetne messa a diposizione da Dracula sempre di argomento:tREF Table (http://www.dfi-street.com/forum/showpost.php?p=230464&postcount=1)
Scarsa Influenza su Stabilità/Bandwidth.
Settaggi Suggeriti per DFI: Sembra che il tREF, come anche il tRAS, nn sia una scienza esatta. Sembra anche che i settaggi 15.6us, e 3.9us lavorino bene, e che i 1.95us diano invece un bandwidth minore. gli sonosciuti (?.?us) sono colpi nel buio. Un gran numero di utenti hanno trovato a 3120= 200mhz(?.?us) il miglior bilanciamento delle performance e stabilità, ma tutto ciò probabilmente cambierà da un tipo all'altro di memoria e dal resto della configurazione.
Write CAS# Latency(tWCL)
Setteggi = Auto, 1-8
Parafrasato da Lost Circuits: http://www.lostcircuits.com/
”Variabile Write CAS Latency (tWCL): Per convenzione SDRAM comprese DDR usano il Random Access (accesso casuale) come il nome spiega. Questo significa che il controller è libero di scrivere in qualsiasi posto all'interno dello spazio fisico della memoria,che, in molti casi, vuol dire che scrive in ogni pagine che è aperta e nella colonna piu vicina al (CAS) strobe. Il risultato è una latenza di scrittura di 1T. Questa impostazione deve essere quasi sempre impostat a uno a meno che usiate delle DDRII.”
Grande Influenza su Stabilità/ Sconosciuti riscontri sul bandwidth.
Settaggi Suggeriti per DFI: Molti possono solo usare auto o 1. Raccomandato sempre provare 1 caso mai aumentare il valore. 5 sembra essere il migliore rapporto di stabilità in overclock.
DRAM Bank Interleave
Settaggi = Enable, Disable
Da Adrian Wong’s site: http://www.rojakpot.com/
”Questo parametro BIOS permette di settare la modalità interleave del banco di memoria. l'interleaving permette ai banchi di alternare il loro refresh e i loro cicli di accesso. Un banco sarà sotto refresh mentre l'altro sarà in fase di accesso. Questo migliora le prestazioni gestendo al meglio il momento del refresh di ogni banco. Un'attento esame rivela che nel momento in cui avviene ul ciclo di refresh di tutti i banchi di memoria contemporaneamente si va a formare una sorta di effetto pipeling. Tuttavia, l'interleaving funziona solo se gli indirizzi richiesti consecutivamente nn sono nello stesso banco.Se sono nello stesso banco di memoria,allora il la transazione dei dati avviene come se i banchi nn fossere in interleaving. Il processore dovrà quindi attendere fino al che la prima transizione finisca e la memoria si aggiorni prima che possa mandare un altro indirizzo a quel banco.Tutti i banchi oggi in commercio supportano il bank interleaving.è sempre raccomandato tenere attiva questa opzione quando è possibile.”
Grande Influenza su Bandwidth/Stabilità
SEttaggi Suggeriti per DFI: settare su Enable ogniqualvolta possibile----è un settaggio che nn influenza in maniera considerevole il bandwith ma se disabilitato per ottenere stabilità si perde comunque del bandiwth. (Enable = Piu veloce)
DQS Skew Control
Settaggi = Auto, Increase Skew, Decrease Skew
Da Lost Circuits: http://www.lostcircuits.com/
"It is true that lower voltage swings enable higher frequencies but after a certain point, the ramping of the voltages will show a significant skew. The skew can be reduced by increased drive strength, however, with the drawback of a voltage overshoot / undershoot at the rising and falling edges, respectively. One additional problem with high frequency signaling is the phenomenon of trace delays. The solution in DDR was to add clock forwarding in form of a simple data strobe. DDR II takes things further by introducing a bidirectional, differential I/O buffer strobe consisting of DQS and /DQS as pull-up and pull-down signals. Differential means that the two signals are measured against each other instead of using a simple strobe signal and a reference point. In theory the pull-up and pull-down signals should be mirror-symmetric to each other but reality shows otherwise. That means that there will be skew-induced delays to reaching the output high and low voltages (VOH and VOL) and the cross points between DQS and /DQS used for clock forwarding will not necessarily coincide with the DQ crossing the reference voltage (Vref) or even be consistent from one clock to the next. The mismatch between clock and data reference points is referred to as the DQ-DQS skew."
http://img433.imageshack.us/img433/4623/dqsskewsm0.jpg
Scarsa Influenza su Bandwidth/Stabilità.
Settaggi Suggeriti per DFI: Increase per ottenere prestazioni, e Decrease per stabilità. Raccomandato cmq provare sempre prima Increase. (Increase = Piu veloce, Decrease = Piu lento)
DQS Skew Value
Settaggi = Auto, 0-255 in incrementi di 1.0.
Questo è il valore per il quale avviene l'Increased o il Decreased quando si setta il DQS skew control. Nn sembra essere un parametro da cui dipendano troppi effetti.
Scarsa Influenza su Bandwidth/Stabilità.
Settaggo Suggeriti per DFI: ProvareTry 50-255 with “Increase Skew” set in the above timing. (Higher = Faster)
DRAM Drive Strength
Settaggi = Auto, 1-8 in incrementi di 1.0 .
Parafrasato da Adrian Wong’s site:http://www.rojakpot.com/ “Qualche volta chiamato anche driving "strength". Questo parametro permette di controllare il sengla della lunghezza del bus dei dati della memoria. L'aumento del drive strength del bus di memoria puo migliorare la stabiltà durante l'overclock. DRAM drive strength fa riferimento al al segnale di lunghezza della memoria. Un valore piu alto significa un segnale piu forte ed è generalmente raccomandato per moduli overclocckati per migliorare la stabilità.TCCD lavorano meglio con bassi drive strength mentre quasi tutte le altre memorie preferiscono dei valori piu alti.”
Da bigtoe: “Se si lascia l'opzione su auto questo verrà settato con il valore piu basso, questo è un buon valore per i moduli TCCD ma nn per quasti tutti gli altri. Testando e debuggando le memorie ho potuto giungere alle seguenti conclusioni. Le opzioni 1 3 5 7 sono tutti settaggi bassi, come per auto. 1 è effettivamente l'opzione più bassa e il 7 è il parametro che la DFI mette come valore minimo impostabile. Le opzioi 2 4 6 8 sono valori normali dei settaggi, con 8 che è il valore massimo impostabile concesso da DFIbeing. Se si usano dei moduli TCCD potreste provare a mettere 3 5 o 7 poichè i settagi sembrano andare bnee su questi moduli con un discreto margine di clock. Se si usano dei VX, o i BH Gold, o qualsiasi altro modulo di memoria si puo provare a partire da 8 o 6.”
Larga Influenza sulla Stabilità.
Settaggi Suggeriti per DFI: fare riferimento a quanto detto da bigtoe.
DRAM Data Drive Strength
Settaggi = Levels 1-4 in incrementi di 1.0 .
Da Adrian Wong’s site: http://www.rojakpot.com/
"Il MD Driving Strength determina il segnale di strength dei dati della memoria. Più alto è il valore più potente è il segnale. Questa opzione viene generalmente utilizzata per migliorare la vapacità di driving della memoria con maggiori carichi di alla DRAM. perciò, se state usando un grande carico della memoria, dovreste settare questa funzione su high. A causa delle caratteristiche delle impostazioni BIOS, è impossibile usarlo come un aiuto in overclock del bus di memoria. Il vostro banco di memoria potrebbe nn occare come avreste voluto che facesse.Ma aumentando il segnale dello strenght del data line della memoria,è possibile migliorare la sua stabilità in overclock a frequenze alte. Ma questa nn è un metodo di overclock del bus privo di incertezze. In aggiunta, aumentare il il segnale di strenght nn migliorerà le performance dei DIMMs SDRAM. Perciò, è suggerito lasciare l'MD Driving Strength a Lo/Low a meno che nn abbiate degli elevati carichi sulla ram oppure nn stiate cercando una stabilità ad alte frequenze".
Larga Influenza su Stabilità.
Settaggi Suggeriti per DFI: Molti hanno suggerito di usare Level 1 o 3, se si ha attivato il CPC. Con CPC, quasiasi cosa sotto level 1 da a molti utenti estrema instabilità. Altri utenti preferiscono level 3 con CPC attivato. Altri ancora hanno avuto successo con l'uso del level 2-4 se il CPC è disattivato. Io ho avuti fortuna con CPC attivato e Level 4. (Higher = Faster)
Max Async Latency
Settaggi = Auto, 0-15 in incrementi di 1.0 .
Non riesco a trovare niente su questo particolare settaggio e nn sono sicuro su quanto influenzi l'uso della ram. Se avete informazioni su questo settaggio,POSTATE che VERRà AGGIORNATO PARAGRAFO DEDICATO.
Da HiJon89: “Il Max Async Latency dimostra la sua piu grande differenza nell'Everest Latency Test. Andando da 8ns a 7ns sui miei BH-6 produce un 1ns di differenza nell'Everest Latency. andano invece da 7ns a 6ns si distacca di altri 2ns.”
Scarsa Influenza su Bandwidth/Stabilità.
Settaggi Suggeriti per DFI: 7ns è il valore default----Suggerito partire con 7ns e lavorare da questo putno di partenza provando 5.0-10.0. Da HiJon89: “6ns è molto tirato, Raccomanderei di andare a 6ns con UTT o BH-5 ma nn con TCCD. 7ns è piu rilassato, buono per ottenere clock piu elevati con UTT o BH-5. 8ns è molto tranquillo anche per UTT o BH-5, ma è quasi d'obbligo per raggiungere DDR600 con TCCD. 9ns è molto lento e dovrebbe essere provato solo per andare oltre DDR640+.” (Lower = Faster)
Read Preamble Time
Settaggi = Auto, 2.0-9.5 nanosecondi, in incrementi di 0.5 .
Da DFI BIOS: “Questo settaggio bios specifica il tempo precendente al max-read DQS return. Mostra quando il DQS deve essere attivato.” Da una vecchia guida a un bios Samsung: “Il Preamble del DQS : DDR SGRAM usa un data strobe sginal,DQS, per aumentare le performance. Il DQS signal è bidirezionale e toggles quando c'è un qualsiasi trasferimento di dati dalla DDR SGRAM al controller grafico o per il percorso inverso. Precendete a un giro di lettura dati, il segnale DQS transita da Hi-Z a una valida logic low. Questo è rifertio come ad un data strobe preamble. Questo trasferimento da Hi-Z a logic low accade ogni ciclo di clock precedentemente al primo segnale valido di dati.”
Scarsa Influenza su Bandwidth/Stabilità.
Settaggi suggeriti per DFI: 5.0 ns è default quando settato su Auto----suggerito partire a 5.0 e lavorare all'interno di questo range (4.0-7.0) in base alla ram. (Più basso = Piu veloce)
Idle Cycle Limit
Settaggi = Auto, 0-256 in incrementi vari.
Da DFI BIOS: “Questo parametro BIOS specifica il numero di memclock prima di forzare la chiusara (pre-charging) di una pagina aperta.” è chiaro che questo settaggio è il numero massimo di tentativi permessi per una pagina di memoria per essere letta prima e prima del kick arbitrario e la forzatura del pre-charge una volta ancora per quella pagina.
Scarsa Influenza su Bandwidth
Larga Influenza su Stabilità.
Settaggi Suggeriti per DFI: L'Auto è a default su 256 clocks che sembra essere eccessivo. Se avete una RAM economica è cosigliato stare su auto.Se la ram è skillata, si puo provare 16-32 clocks. Io ho avuto fortuna con 16 clocks su BH-5. (Lower = Faster)
Dynamic Counter
Settaggi = Auto, Enable, Disable.
Da DFI BIOS: “Questa impostazione BIOS specifica se il dynamic idle cycle counter è abilitato o disattivato. SE su enabled, forza ogni entrate nella tabella della pagina ad adattarsi dinamicamente al limite dell'idle cycle basato sul traffico delle perdità conflict/page (PC/PM) .
Scarsa Influenza su Bandwidth/Stabilità Per alcuni , per altri invece Larga Influenza su Bandwidth/Stabilità.
Settaggi Suggeriti per DFI: Auto solitamente sisabilità questo setteaggio. Enable per miglioramento delle performance. Disable per stabilità. Questo settaggio puo avere delle differenze----ho notato che crasha immediatamente quado settato su Enable sino a che nn ho perfezionato tutti gli altri settaggi. ho anche notato un incremento del Bandwith una volta che ho trovato la giusta combinazione di tutti gli atri settaggi stabili. Aurhinius ha riportato che disabilitando ha migliorato il suo memory bandwidth si 50 punti con TCCD. questo è proprio uno di quei particolari settaggi che dipendono fortemente dalla versione BIOS e dal tipo di memoria usato. (Enable = Faster = Maybe)
R/W Queue Bypass
Settaggi = Auto, 2x, 4x, 8x, 16x.
Da DFI BIOS: “Questo BIOS setting specifica il numero di volte che la piu vecchia operazione read/write nel DCI (Device Control Interface) possa essere accodata prima che venga arbitrariamente sovrascritta e venga scelta un'altra operazione piu vecchia.” Similare a Idle Cycle Limit tranne che per la decisione arbitraria.
Scarsa Influenza su Bandwidth/Larga Influenza su Stabilità.
Settaggi Suggeriti per DFI: 16x è il default e rimarrei in questo a meno che nn abbiate problemi di stabilità. Se instabili, suggerirei usare 8x o anche 2x o 4x per max OC. (Larger = Faster----Smaller = More Stable)
Bypass Max
Settaggi = Auto, 0x-7x in incrementi di 1.0 .
Da DFI BIOS: “Questa opzione BIOS specifica il numero massimo che la più vecchi entry nel DCQ (Dependence Chain Que?) possa essere bypassata prima che sia fatta una scelta arbitrariamente." Ho cercato ovunque per questa voce e penso che abbia a che fare con il collegamentof on il CPU memory controller. Se trovate altre informazioni sentitevi liberi di postare e updaterò.
Scarsa Influenza su Bandwidth/Stabilità.
Settaggi Suggeriti per DFI: Il default è 7X. Suggerisco 4x-7x per max performance/stabilità. Da HiJon89: “Bypass Max dovrebbe essere sia 7x sia 4x, nn una grande differenza, ma 7x sembra essere poco piu stabile senza penalizzazione sulle performance .” (Smaller = Faster)
32 Byte Granulation
Settaggi = Auto, Disable (8burst), Enable (4burst).
Da DFI BIOS: “Questo settaggio BIOS specifica se il burst counter debba essere scelto per ottimizzare i dati per gli acccessi a 32 byte ." Disabilitarlo permette migliori performance (largest size of burst).
Scarsa Influenza su Bandwidth/Larga Influenza su Stabilità.
Settaggo Suggeriti per DFI: Auto seleziona Disable (8burst) come valore di default. Provate Disable (8burst) Per più bandwidth. Provare inceve enabling(4 burst) Per migliore stabilità. (Disable = Faster)
original by johnrr6
translated by fady
molti mi hanno detto 'bella cosa ma io nn ho DFI...' volevo dire che la teoria e le modalità in cui le varie impostazioni influenzano bandwith e stabilità rimangono uguali per tutte le mobo...ho sfruttato questa guida per overcloccare anche la mia A8N-SLI e ho ottenuto dei brillanti risultati...
I made this guide for the good folks over on ABXZone------talked to AngryGames who thought it might help folks over here as well....
As always----if you want changes/additions----just holler.....
John
Guida Memoria DFI NF4 BIOS(ndr i dati sono relativi a dfi ma la teoria va bene per tutti)
Lo scopo di questo thread è di dare un qualche tipo di spiegazione e un buon "punto di partenza" alla valanga di settaggi disponibili (specialmente per la memoria) presenti nei BIOS di Oskar Wu nelle meravigliose schede madri NForce 4prodotte da DFI.Specialmente a quelli che sono nuovi del mondo del divertimento e dell'eccitazione dell' overclock.(Amo soprattuto quando riesco a portare il mio chip da 200$ a fare delle performance di un chip da 500$).Sfortunatamente tutti i manuali che sono disponibili sull'argomento delle schede madri danno un aiuto veramente misero in questo settore,e siamo tutti molto sospettosi di impostare un certo valore senza un qualche tipo di conoscenza di fondo di cosa puo fare o nn fare quella impostazione.è già stato detto che alcun idi questi setting sono MOLTO oscuri e tentare di trovare informazioni su cosa veramente fanno è estremamente difficil.Oltre a ciò, alcunde delle seguenti spiegazioni potranno essere tatolmente incomprensibili per i normali utenti(so che alcune lo erano per me).qualunque cosa accada,sono un convinto credente del fatto che ALCUNE informazioni sono sempre meglio di NESSUNA informazione.
IMPORTANTE AVVERTIMENTO!!:
Per favore comprendere che queste informazioni e i settaggi suggeriti possono o non possono funzionare per voi.Ogni utente avrà solitamente una diversa esperienza basata sulla sua configurazione.Il tentativo che si fa con questa guida è di fornire una conoscenza-----e fiduciosamente di mettervi in condizione di sicurezza!Aggiungo che i miei risultati personali sono stati con memorie Corsair BH-5----ci saranno differenze su come dovranno essere settate delle memorie che montano chip TCCD.Ci sono definitivamente delle differenze nei voltaggi e nei timings.Per favore sentitevi liberi di mandarmi degli aggiornamenti da aggiungere o da editare al thread!
Veramente un numero esiguo di queste informazioni è stato creato da me.Sto semplicemente agendo come un "compilatore e editor".Tenterò di dare i giusti riconoscimenti a ogni persona da cui sto "prendendo in prestito" materiale.Se siete tra questi ultimi e nn siete contenti di come sia stato usato il vostro materiale PMatemi ed faro le mie scuse.
Speciali Ringraziamenti a:
Adrian Wong e il suo RojakPot BIOS Explanation site
Adrian ha anche pubblicato un meraviglioso libro BIOS: '[]Breaking Through the Bios Barrier[]'
Lost Circuits (http://www.lostcircuits.com/)
Tom’s Hardware Guide (http://www.tomshardware.com/)
Mushkin (http://www.mushkin.com/doc/techSupport/papers/latency.asp/)
AnandTech (http://www.anandtech.com/)
Jess1313 and Samurai Jack, membri di diversi forum, la cui eccellente guida è stata il vero fondamento di questa mia guida.
cosi come i seguenti contributori:
ABXZone: Sierra, Blue078, Eldonko, Xgman, Eva2000, HiJon89 (tutti membri di svariati forum)
DFI-Street: RGone, AngryGames, masterwoot, Aurhinius, Dracula
Xtrememsystems: kakaroto
Jess1313, Samurai Jack, Travis, bigtoe----che sono anche membri di altri forum
Anand Tech: Wes Fink
Prima di tutto: Un Estremamente Veloce Tutorial sulla RAM
Parafrasato da Tom’s Hardware guide:http://www.tomshardware.com/index.html
“Per meglio capire come i parametri sui timing influenzino le prestazioni della memoria, dovreste conoscere tutto ciò che è coinvolto nell'accesso delle moderne Random Access Memory (RAM). la sottostante tabella "RAM Timings" darà una descrizione di come lavorano. La linea in fondo è un processo di lettura che inizia quando il controller sul chipset della mobo seleziona il modulo della memoria che contiene i dati. (i modelli A64 includono il memory controller nel processore). Il controller indirizza il giusto chip sul moduloe i dati che contiene. Le celle del chip sono disposte in una matrice e sono organizzate usando indirizzi a righe e colonne. Ogni intersezione rappresenta un bit di memoria.
http://img180.imageshack.us/img180/162/ramdiagrambh8.jpg
Ottimizzando i parametri dei timing velocizzeremo il processo conivolto nell'accesso alla RAM. Il memory controller perima di tutto determina la riga di indirizzamento della cella alla quale si vuole accedere. La colonna è invece indicata una volta che il timing tRCD è concluso. Il tempo tCL quindi passa mentre i dati sono trasferiti al registro output memory controller first determines the row address of the storage cell it intends to address. The column address is communicated once the time tRCD has transpired. The time tCL then passes while the data is transferred to the output register. Il processo puo ricominciare da capo dopo aver aspettato tRAS più tRP."
Ecco qua una meravigliosa spiegazione multimediale online delle RAM Corsair: http://www.corsairmemory.com/memory_basics/153707/index.html
Un altro buon link sui memory timing e latenze da Mushkin:Mushkin Article (http://www.mushkin.com/doc/techSupport/papers/latency.asp/)
questa è una spiegazione molto rapida----segue la guida….
Ma prima di partire, ho preparato una tabella per aiutare nel vostro overclocking,o solo per mantenere a mente i dati che avete trovato stabili nelle schede madri NF4---può essere applicata a tutte le versioni. Ho avuto l'idea da masterwoot.Ho edittao la sua e creato un versione updatata----grazie masterwoot!!Si riesce a visualizzare bene anche senzza IE----settare i margini uguali in entrambi i lati a 0.5 inch (0,5 in = 1,27 cm NDR) prima di stampare----lasciare in modalità "Portrait" . Può essere necessario qualche secondo per caricare...
NF4 Memory & Voltages Bios Settings Chart (http://www.frontpage2000.family-net.org/jris/NF4%20Bios%20Chart.htm/)
Informazioni Aggiuntive su TCCD
Un'ottima Guida solo per le memorie TCCD:
Kakaroto's TCCD Memory Guide (http://www.xtremesystems.org/forums/showthread.php?t=57317/)
Guida Ottimizzazioni BIOS per DFI NForce4 Motherboards:
Dram Frequency Set(Mhz)
Settaggi = 100(Mhz)(1/02), 120(Mhz)(3/05), 133(Mhz)(2/03), 140(Mhz)(7/10), 150(Mhz)(3/04), 166(Mhz)(5/06), 180(Mhz)(9/10), 200(Mhz)(1/01)
Questo è il vostro divisore-----molte persone sosterrano che i migliori risultati si ottengono da Sincrono o dall' 1:1, o nel caso di DFI con 1/01. Tutti gli altri settaggi possibili sono Asincrono. Si puo usare una piccola applicazione memFreq per calcolare la velocità delle memorie usando i vari divisori.Con 1/01 (Sincrono)----la formula con qualsiasi memoria dddr400 è semplice FSB(HTT)*2----e quindi se stato andando a 240 di FSB la vostra velocità effettiva delle ram sarà DDR.Potrete poi usare il divisore per mantenere le ram stabili e andare ad alzare le frequenze del processore con un maggiore overclock.
Questa è un'altra tabella per spiegare la formula (da Travis di Vr-Zone che credo abbia avuto l'aiuto di Oskar Wu per il suo sviluppo):
http://img180.imageshack.us/img180/6243/ramspeedak5.jpg
Ampia influenza sul Bandwidth----si puo usare per dare stabilità per le ram se nn riescono a stare al passo del procio e uscire dal sincrono 1:1.
Settaggio Suggerito per DFI: 200(Mhz)(1/01)
Command Per Clock(CPC)
Settaggi: Auto, Enable(1T), Disable(2T)
Command Per Clock(CPC) è anche chiamato Command Rate. Può essere la scelta migliore in certi casi disabilitarlo disable(2T) w/ 2x512 RAM modules. Ha grande influenza sia sul Bandwidthche sulla Stabilità.
Da Adrian Wong: http://www.rojakpot.com/
“Questo settaggio BIOS permette di selezionare il ritardo tra il segnale di Chip Selection il tempo in cui il memory controller comincia a mandare comandi al banco di memoria. Minore è il valore,più velocemente il memory controller puo inviare comandi al banco attivato. Quando questo valore è impostato su 'enable',il memory controller manderà le informazioni con il ritardo di un solo ciclo di clock.Quando è impostato invece su disable il memory controller invierà un un comando di ritardo di due cicli di clock o 2T. L'opzione Auto permette al memory controller di usare il valore SPD della memoria per il comando di delay. Se il comando SDRAM delay è troppo lungo, può ridurre le performance da una inutile prevenzione del memory controller ad iviare dati troppo rapidamente. Se l'SDRAM command delay è troppo corto,il memory controller può nn riuscire a tradurre gli indirizzi in tempo e i "bad command" prodotti provocheranno la perdita dei dati e la loro corruzione.è raccomandato di provare su enable l'SDRAM 1T command per migliori prestazioni della RAM. In overclock piuttosto spinti l'unico metodo di trovare stabilità a volte risulta essere la disabilitazione e portare le ram a 2T.
Grande Influenza su Bandwidth/Stabilità.
Settaggi Suggeriti per DFI: Enable 1T ogni volta che è possibile
CAS Latency Control(tCL)
Settaggi = Auto, 1, 1.5, 2, 2.5 3, 3.5, 4, 4.5.
Questo è il primo timings con il quale molte compagnie classificano le loro ram. Per esempio,avrete gia visto ram definite o garantite a 3-4-4-8 @275mhz. Questo settaggio è il "3", in questo caso. il 2 permette le migliori performance, CAS 3 solitamente da maggiore stabilità. notare che: se si ha Winbond-BH-5/6, può nn esere sempre possible usare CAS3.
Da Lost Circuits: http://www.lostcircuits.com/
“CAS è il Column Address Strobe o Column Address Select. CAS controlla la quantità di tempo (in cicli (2, 2.5,& 3) tra il ricevere un comando e l'eseguire quel determinato comando. Poichè CAS principalmente contrlla l'allocazione degli indirizzi HEX (esadecimali NDR), o le colonne della struttura, dentro la matrice della memoria, è il timing più importante da settare il piu basso possibile se nn viene compromessa la stabilità del sistema. Ci sono sia righe che colonne dentro la matrice in cui sono organizzati i dati della memoria. quando la richiesta viene prima settata elettronicamente sulla memoria, il primo timing attivato è il tRAS (Active to Precharge Delay). La richiesta elettronica dei dati e il precharge, e l'inizializzazione della memoria con il RAS è l'activation. Una volta che il tRAS è attivo, RAS, or Row Address Strobe comincia a cercare una metà dell'indirizzo per l'attivazione del dato richiesto. Una volta che la colonna è stata localizzata, tRCD viene iniziallizato, finisce il suo ciclo, si accede all'esatta locazione HEX del dato rischiesto nel tempo del CAS. Il tempo tra la partenza del CAS e la sua fine è oò CAS latency. Poichè il CAS è l'ultimo stage nella ricerca dei dati, è il più importante step della varia successione dei timings della memoria.”
Da Adrian Wong’s site: http://www.rojakpot.com/
“Questo settagio BIOS controlla il ritardo (in cilci di clock) tra la dichiarazione del segnale del CAS e la completa disponibilità del dato da una precisa cella di memotia. Questo settaggio inoltre determina anche il numero di cicli di clock richiesti per il completamento della parte del burst tranfer. In altre parole,più il CAS è inferiore,meno sarà il tempo necessario alla memoria per leggere e scrivere i dati. Notare che alcuni moduli di memoria possono nn supportare dei CAS molto bassi e possono perdere i dati generando degli errori. Quindi, mentre è consigliato scendere con il CAS Latency Time to 2 or 2.5 ci cli di clock per migliori performance della memoria,dovreste però aumentarlo se il vostro sistema diventa instabile. Bisogna ricordarsi che aumentare il CAS latency permette ai moduli di memoria di andare a frequenze maggiori. Se trovate degli ostacoi nell'overclock della vostra memoria,provate ad aumentare il CAS latency time.”
Debole Influenza sul Bandwidth / Larga Influenza sulla Stabilità.
Settagi Suggeriti per DFI: 1.5, 2, 2.5, and 3. (più bassi = maggior velocità)
RAS# to CAS# Delay(tRCD)
Settaggi = Auto, 0, 1, 2, 3, 4, 5, 6, 7.
Questo è il secondo timing con il quale molte compagnie classificano le loro RAM. Per esempioo, potreste trovare delle ram a 3-4-4-8 @275mhz. Questo settaggio è il primo 4,in questa situazione.
Da Adrian Wong’s site: http://www.rojakpot.com/
”Questo parametro BIOS permette di settare il ritardo tra i segnali RAS e CAST. L'appropriato riatardo per ciascun modulo di memoria è dichiarato nei timing con cui esce. Nelle specificazioni JEDEC, è il secondo numero nella sequenza di tre o quattro. Poichè questo ritardo è presente ogniqualvolta che la riga viene aggiornata o una nuova riga viene creata, ridurre il tempo di ritardo migliroa le prestazioni. Quindi, è raccomandato ridurre il delay a 3 o 2 per ottenere migliori risultati. Bisogna notare anche che si usano dei valori che sono troppo vassi per la memoria, si può rendere il sistema instabile. Quando il sistema diventa instabile dopo aver ridotto il RAS-to-CAS delay, dpvrete tornare ad alzare questo valore o tornare al valore dichiarato sui moduli. Aumentare il RAS-to-CAS delay può permettere un migliore overclock.Ricordarsi sempre che si puo andare a cambiare questo valore ricordandosi delle instabilità a cui può portare se lo si imposta in maniera troppo stressante per il sistemama.”
Grande Influenza su Bandwidth/ Stabilità.
Settaggi Suggeriti per DFI: 2-5 ----2 permette migliori performance, e 4-5 permette il miglior aumento di frequenza (5 èsolitamente superlfuo). Spesso può capitare che RAM economiche nn permattano di usare il 2, e quindi trovare il loro massimo OC. (Tempo minore = Maggiore prestazione)
Min RAS# Active Timing(tRAS)
Settaggi = Auto, 00, 01, 02, 03, 04, 05, 06, 07, 08, 09, 10, 11, 12, 13, 14, 15.
Questo è il quarto timing della serie di quattro numeri con cui escono le memorie dalle fabbriche. Esempio: 3-4-4-8 @275mhz, in questo caso è il numero 8.
Da Adrian Wong’s site: http://www.rojakpot.com/
”Questo parametro BIOs controlla il minimo row active time (tRAS) del banco di memoria. Qeusto costituisce il tmpo nel quale una colonna rimane attivata fino a che la stessa riga puo essere disattivata. Se il periodo di tRAS è troppo lungo, questo può ridurre le prestazioni della ram per un superfluo tempo di ritardo di attivazione/disattivazione delle righe. Ridurre il tRAS permette alla riga attivata di essere disattavati prima. Tuttavia se il tempo concesso è troppo breve può nn esserci abbastanza tempo per completare il burst transfer. Tuttociò riduce le performance e i dati possono essere persi o corrotti. Per risultati ottimali, usare il valore minore che potete impostare. Solitamente, dovrebbe essere CAS latency + tRCD + 2 cicli di clock. Per esempio, se si setta il CAS latency a 2 il tRCD a 3, il valore tRAS sarà 7 (2+3+2). Ma se cominciate a trovare eroori di memoria o crash di sistema, aumentare il tRAS di un ciclo di clock alla volta fino a che non ottenete la stabilità del sistema.”
Leggendo in giro per il WEB sembra che questo sia il valore più discusso!. Alcuni dichiarano che 00, 05, o 10 sono i valori più veloci e stabili. Probabilmente nn c'è una risposta esatta per questo timing, dipende tutto dalla singola ram. [ FADY ]Per avere un buon punto di partenza, solitamete tutte le ram, o quasi, possono archiviare il loro massimo OC con tRAS a 10, anche se ci possono essere dei settagi più bassi di questo valore con il quale si raggiunge il miglior OC.
Piccola e utile tabella fornita da Dracula:
VALUE MEMORY: CAS + tRCD + (3 or 4) = tRAS
STANDARD MEMORY: CAS + tRCD + 2 = tRAS
EXTREME MEMORY: CAS + tRCD + 1.5 = tRAS
FLAG-SHIP MEMORY: CAS + tRCD + (05. or 1) = tRAS
tRC = tRP + tRAS
Debole Influenza su Bandwidth/Stabilità.
Settaggi Suggeriti per DFI: Suggerito usare solo 00, e 5-10. comcincerei con 8 e girerei attorno a questo valore. (minor tempo = più velocità)
Row Precharge Timing(tRP)
Settaggi = Auto, 0, 1, 2, 3, 4, 5, 6, 7
Questo è il terzo valore della serie dei quattro numeri con qui vegonodescritte le RAM. Esempio: 3-4-4-8 @275mhz. Sarebbe il secondo numero quattro in questo esempio.
Da Adrian Wong’s site: http://www.rojakpot.com/
”Questo settaggio BIOS specifica il minimo ammontare di tempo tra due successive attivazioni allo stesso modulo DDR. Minore è l'intervallo, più veloce il prossimo banco di memoria può essere attivato in fase di lettura o scrittura. Tuttavia,poichè l'attivazione di una riga richiede una grande quantità di corrente, usare un corto basso di ritardo può causare un eccessivo pasaggio di corrente al modulo [FADY] ricordiamoci che la quantità di calore passata ai vari componenti è direttamente proporzionale o quasi al calore prodotto che deve essere dissipato!. Per PCs desktop, un deley di due cicli è raccomandato poichè l'alimentazione nn è un grosso problema. Il beneficio di prestazioni nell'usare un ritardo di 2 cicli è di notevole interesse. Minore ritardo significa che ogni andata e ritorno dei dati necessita un cilco in meno per l'ativazione del banco di memoria. Questo migliora le prestazioni in lettura e scrittura. Scambiare a 3 cicli solo quando ci sono problemi di instabilità settando il valore 2.”
Grande Influenza su Bandwidth/Stabilità.
Settaggi Suggeriti per DFI: 2-4 ----2 permette migliori performance, e 4-5 per una maggiore stabilità in OC (anche in questo caso a volte 5 è più che abbondante). Un gran numero di RAM nn permetterà di usare il valore 2, e quindi trovare un piu alto OC(Tempo minore=Risultato migliore)
Row Cycle Time(tRC)
Settaggi = Auto, 7-22 con incrementi di 1.0 .
Da Adrian Wong’s site: http://www.rojakpot.com/
”Questo settaggio BIOS controlla il Row Cycle Time ,o tRC,del modulo di memoria. Il row cycle time determina il minor numero di cicli di clock perchè la momria completi un ciclo completo di dati, dall'attivazione di una riga fino al suo precharging. Formula,il row cycle time (tRC) = minimo row active time (tRAS) + row precharge time (tRP). Quindi è molto importante trovare quali sono i parametri el tRAS e tRP prima di settare il row cycle time. Se il è dura troppo, le performance possono essere compromesse da un inutile tempo di attesa da parte della memoria prima di attivare una nuova riga. La riduzione del row cycle time permette a un nuovo ciclo di cominciare prima. Tuttavia, se il row cycle time è troppo breve, il nuovo ciclo puo essere inizializzato prima che la nuova riga sia sufficentemente caricata. Quando ciò accade, si va incontro alla perdita dei dati o alla loro corruzione. Per delle buone performance, usare il valore più basso possibile rispettando la formula tRC = tRAS + tRP . Esempio: se il tRAS è 7 cicli di clock e il tRP è 4 , allora il row cycle time deve essere 11 cicli.”
Grande Influenza su Bandwidth/Stabilità.
Settaggi Sueggeriti per DFI: 7 permette le migliori performance, 15-17 la migliore stabilità/over clock. 22 è anche superfluo. Partire con 16, e fare vari tentavi andando a calare questo timin. Ricordarsi sempre la formula già citata tRC = tRAS + tRP. (Minor tempo = Piu prestazione)
Row Refresh Cycle Time(tRFC)
Settaggi = Auto, 9-24 in 1.0 increments.
Da DFI BIOS: “Questa impostazione rappresenta il tempo di aggiornamento di una singola rifa sullo stesso banco di memoria. Questo valore è anche il tempo di intervallo tra un refresh (REF command) e un altro REF command a differenti righe sempre dello stesso banco.Il valore tRFC è maggiore del tRC.”
Grande Influenza su Bandwidth/Stabilità.
Settaggi Suggeriti per DFI: 9 è a votle irraggiugibile e 10 permette le migliori prestazioni. 17-19 per la migliore stabilità e per salire di frequenza in over clock,19 probabilmente troppo tranquillo. Partire a 17 e calare. una buona combinazione a volte è data da 2-4 clock in piu del tRC. (Minor tempo = Piu prestazione)
Row to Row Delay(anche detto RAS to RAS delay)(tRRD)
Settaggi = Auto, 0-7 in incrementi di 1.0.
Da Adrian Wong’s site: http://www.rojakpot.com/
“Questa feature BIOS specifica la minima quantità di tempo tra due successivi ACTIVATE commands allo stesso modulo DDR. Minore è il tempo di ritardo, più veloce sarà il tempo in cui il prossimo banco potrà essere attivato per operazioni read or write. Tuttavia, poichè la procedura di di row activation richiede una notevole quantittà di corrente, l'uso di un tempo troppo breve puo causare un eccessivo richiamo di corrente al banco (e questo comporta un incremento piu o meno notevole del calore che deve essere dissipato sui banchi delle nostre ram....NDR). Per desktop PCs, un rirtardo di 2 cicli può essere imposttato perchè la corrente puo essere può essere presa dall'alimentatore senza troppi problemi.Andare sotto il due a volte nn comporta degli aumenti di prestazioni percepibili.Un ritardo minore significa che ogni operazione di back-to-back activation avverrà più velocemente. Tutto ciò migliora le capacità di lettura e scrittura delle DDR. Impostare dai 3 cicli in su quando si incontrano problemi di stabilità con il valore 2 impostato.”
Scarsa Influenza su Bandwidth/Stabilità.
Settaggi Suggeriti per DFI: 00 permette le migliori prestazioni e 4 la migliroe stabilità ed aumento di frequenza (qualsiasi parametro sopra al 4 è probabilmente superfluo) 2 è probabilmente la migliore scelta. 00 può sembrare estremo ma ha funzionato bene anche per frequenze di 260 MHz. (Minore = Più Veloce)
Write Recovery Time(tWR)
Settaggi= Auto, 2, 3.
Da Adrian Wong’s site: http://www.rojakpot.com/
“Questo settaggio controlla il Write Recovery Time (tWR) del modulo di memoria. Speicifica quato tempo di ritardo (in cicli di clock) deve trascorrere dopo il completamento di una valida operazione di scrittura, prima che sia aattivato il precharge. Questo timingè richiesto per garantire che i dati nel buffer di scrittura possano essere scritti nele celle di memoria prima che si attivi il precharge. Minore è il ritardo, più rapidamente il può avvenire il precharge per una nuova operazione di read/write. Questo migliora le performance ma aumenta il rischio che della corruzione dei data scritti nelle celle di memoria. impostando il minor valore otterete migliori prestazioni ma se trovate dei problemi di stabilità tornate al valore di default per la stabilità.”
Scarsa Influenza su Bandwidth/Stabilità.
Settaggi Suggeriti per DFI: 2 per migliori performance, e 3 per migliore stabilità/over clock. (Minore = Più veloce)
Write to Read Delay(tWTR)
Settaggi: Auto, 1, 2
Da Adrian Wong’s site: http://www.rojakpot.com/
”Questo parametro BIOS controlla il Write Data In to Read Command Delay (tWTR) . Questo timing costituisce il minore numero di cicli di clock che occorrono tra un l'ultima valida operazione di scritturae il consecutivo comando si lettura nello stesso banco di memoria. l'Opzione 1 Cycle permette chiaramente il più veloce passaggio tra queste due operazioni e quindi le migliori prestazioni. L'opzione 2 Cycles riduce la velocità in lettura ma migliora la stabilità, specialmente ad alte frequenze. questo parametro inoltre permette al chip di memoria di salire piu di frequenza. In altre parole, aumentando questo delay si permette l'overclock e la stabilità rilassando l'uso del chip sul banco. è raccomandato selezionare 1 Cycle per migliore velocità in lettura. Con DDR400 si puo anche provare a impostare 1 Cycle. Tornare a 2 nn appena si trovano problemi di stabilità.”
Da DFI BIOS: “Questa impostazione BIOS specifica il write to read delay. Samsung chiama questo valore TCDLR (last data in to read command). è misurato dalla cresta e il seguente nonmask data strobe alla creste del successivo comando di lettura..”
Scarsa Influenza su Bandwidth/Stabilità.
Settaggi Suggeriti per DFI: 1 permette migliori risultati, e 2 permette migliore stabilità/over clock. (Minore = Più veloce)
Read to Write Delay(tRTW)
Settaggi = Auto, 1-8 in incrementi di 1.0 .
Parafrasato Da Adrian Wong’s site: http://www.rojakpot.com/
”Quando il memori controller riceve un comando di scrittura subito dopo un comando di lettura,un aggiuntivo tempo di ritado viene normalmente introdotto prima che il comando di lettura venga iniziallizzato. Come il nome suggerisce, questo parametro BIOS permette di saltare (o anche aumentare) questa quantità di tempo. Questo migliora le performance in scrittura del sistema delle memorie. Tuttavia è raccomandato abilitare questo parametro per migliori prestazione nella fase read-to-write. Se le memorie nn supportano il piu veloce tempo di turn-around, i dati scritti nella memoria possono corrempersi. Quindi,quando si va incnotro a problemi di stabilità aumentare il tempo di ritardo per concedere alla ram un intervallo e nn perdere dati.”
Scarsa Influenza su Bandwidth/Stabilità.
Settaggi Suggeriti per DFI: 1 permette performance migliori, e 4 stablità e piu margine in over clock . Raccomandato provare 1 e spostarsi sul 2 se il sistema è instabile. (Minor Tempo = Piu velocità)
Refresh Period(tREF)
Settaggi = Auto, 0032-4708 in incrementi variabili.
1552= 100mhz(?.?us)
2064= 133mhz(?.?us)
2592= 166mhz(?.?us)
3120= 200mhz(?.?us)(sembra essere a/ Bh-5,6 buone performance a 250+mhz)
---------------------
3632= 100mhz(?.?us)
4128= 133mhz(?.?us)
4672= 166mhz(?.?us)
0064= 200mhz(?.?us)
---------------------
0776= 100mhz(?.?us)
1032= 133mhz(?.?us)
1296= 166mhz(?.?us)
1560= 200mhz(?.?us)
---------------------
1816= 100mhz(?.?us)
2064= 133mhz(?.?us)
2336= 166mhz(?.?us)
0032= 200mhz(?.?us)
---------------------
0388= 100mhz(15.6us)
0516= 133mhz(15.6us)
0648= 166mhz(15.6us)
0780= 200mhz(15.6us)
---------------------
0908= 100mhz(7.8us)
1032= 133mhz(7.8us)
1168= 166mhz(7.8us)
0016= 200mhz(7.8us)
---------------------
1536= 100mhz(3.9us)
2048= 133mhz(3.9us)
2560= 166mhz(3.9us)
3072= 200mhz(3.9us)
---------------------
3684= 100mhz(1.95us)
4196= 133mhz(1.95us)
4708= 166mhz(1.95us)
0128= 200mhz(1.95us)
Da Adrian Wong’s site: http://www.rojakpot.com/
"Questo parametro BIOS permette di settare l'intervallo di refresh del chip della memoria. Ci sono (moltissimi) differenti settaggi oltre all'opzione AUTO. Se si imposta AUTO, il BIOS farà una ricerca nel modolo SPD della moria e impostarà il parametro più lento per ottenere la migliore sicurezza e compatibiltà. Per migliori prestazioni,si deve considerare di aumentare l'intervallo di refresh daò valore iniziale di default (15.6 µsec per 128Mbit o memory chip piu piccoli e 7.8 µsec per 256Mbit per chipset migliori) fino a 128 µsec. Bisogna notare che se si incrementa troppo il Refresh Interval, le celle della memoria posso perdere il lro contenuto. Tuttavia, si dovrebbe partire con piccolo incrementi di Refresh Interval e testare il proprio sistema dopo ogni cambiamento prima di poter decidere un incremento maggiore. Se si trovano problei di stabilità sopo avre aumentato l'intervallo di refresh,bisogna ridurre questo parametro di un valore alla volta facendo il percorso contrario per ritrovare le impostazioni di stabilità.
Da Sierra at ABXzone: Le seguenti informazioni sono prese da una vecchia giuda ram. Un banco di ram è costituito da celle elttriches. Il processo di refresh ricarica queste celle, che sono ordinate nel chip in una serie di righe. Il refresh cycle fa riferimento al numero di righe che devono essere refresshate.
"Ciclicamente la carica situata in ogni bit deve essere rinnovata oppure la carica si spegne e il valore del bit viene perduto. DRAM (Dynamic Random Access Memory) è un gruppo di elementi che possono immagazzinare energia in un array di bits. Questo array di bits puo avere accesso in maniera casuale. Nonostante ciò, il capacitor puo immagazzinare questa energia per un breve lasso di tempo prima che perda la carica. Perciò la DRAM deve essere refresshata (ri-energizzata) ogni15.6µs (a microsecondo equivale a 10-6(dieci alla meno sei) secondi NDR) per ogni riga. Ogni volta che il capacitor viene refresshato la memoria è riscritta. Per questa ragione la memoria DRAM è anche chiamata memria volatile. Usando il metodo RAS-ONLY refresh (ROR) , il refresh viene fatto in una maniera sistematica, ogni colonna è aggiornata riga dopo riga in sequenza. in un tipico modulo EDO per ogni riga ci vogliono 15.6µs per essere refresshata. In moduli 2K il refresh time per ogni colonna sarà di 15.6µs x 2048 righe = 32ms (1 millisecondo è sempre 10-6 secondi). Questo valore è chiamato tREF. Fa riferimento all'intervallo di refresh dell'intero array."
Questa è una interessante discussione sul tREF nel forum DFI: http://www.dfi-street.com/forum/showthread.php?t=10411
Questa è una meravigliosa tabella gentilmetne messa a diposizione da Dracula sempre di argomento:tREF Table (http://www.dfi-street.com/forum/showpost.php?p=230464&postcount=1)
Scarsa Influenza su Stabilità/Bandwidth.
Settaggi Suggeriti per DFI: Sembra che il tREF, come anche il tRAS, nn sia una scienza esatta. Sembra anche che i settaggi 15.6us, e 3.9us lavorino bene, e che i 1.95us diano invece un bandwidth minore. gli sonosciuti (?.?us) sono colpi nel buio. Un gran numero di utenti hanno trovato a 3120= 200mhz(?.?us) il miglior bilanciamento delle performance e stabilità, ma tutto ciò probabilmente cambierà da un tipo all'altro di memoria e dal resto della configurazione.
Write CAS# Latency(tWCL)
Setteggi = Auto, 1-8
Parafrasato da Lost Circuits: http://www.lostcircuits.com/
”Variabile Write CAS Latency (tWCL): Per convenzione SDRAM comprese DDR usano il Random Access (accesso casuale) come il nome spiega. Questo significa che il controller è libero di scrivere in qualsiasi posto all'interno dello spazio fisico della memoria,che, in molti casi, vuol dire che scrive in ogni pagine che è aperta e nella colonna piu vicina al (CAS) strobe. Il risultato è una latenza di scrittura di 1T. Questa impostazione deve essere quasi sempre impostat a uno a meno che usiate delle DDRII.”
Grande Influenza su Stabilità/ Sconosciuti riscontri sul bandwidth.
Settaggi Suggeriti per DFI: Molti possono solo usare auto o 1. Raccomandato sempre provare 1 caso mai aumentare il valore. 5 sembra essere il migliore rapporto di stabilità in overclock.
DRAM Bank Interleave
Settaggi = Enable, Disable
Da Adrian Wong’s site: http://www.rojakpot.com/
”Questo parametro BIOS permette di settare la modalità interleave del banco di memoria. l'interleaving permette ai banchi di alternare il loro refresh e i loro cicli di accesso. Un banco sarà sotto refresh mentre l'altro sarà in fase di accesso. Questo migliora le prestazioni gestendo al meglio il momento del refresh di ogni banco. Un'attento esame rivela che nel momento in cui avviene ul ciclo di refresh di tutti i banchi di memoria contemporaneamente si va a formare una sorta di effetto pipeling. Tuttavia, l'interleaving funziona solo se gli indirizzi richiesti consecutivamente nn sono nello stesso banco.Se sono nello stesso banco di memoria,allora il la transazione dei dati avviene come se i banchi nn fossere in interleaving. Il processore dovrà quindi attendere fino al che la prima transizione finisca e la memoria si aggiorni prima che possa mandare un altro indirizzo a quel banco.Tutti i banchi oggi in commercio supportano il bank interleaving.è sempre raccomandato tenere attiva questa opzione quando è possibile.”
Grande Influenza su Bandwidth/Stabilità
SEttaggi Suggeriti per DFI: settare su Enable ogniqualvolta possibile----è un settaggio che nn influenza in maniera considerevole il bandwith ma se disabilitato per ottenere stabilità si perde comunque del bandiwth. (Enable = Piu veloce)
DQS Skew Control
Settaggi = Auto, Increase Skew, Decrease Skew
Da Lost Circuits: http://www.lostcircuits.com/
"It is true that lower voltage swings enable higher frequencies but after a certain point, the ramping of the voltages will show a significant skew. The skew can be reduced by increased drive strength, however, with the drawback of a voltage overshoot / undershoot at the rising and falling edges, respectively. One additional problem with high frequency signaling is the phenomenon of trace delays. The solution in DDR was to add clock forwarding in form of a simple data strobe. DDR II takes things further by introducing a bidirectional, differential I/O buffer strobe consisting of DQS and /DQS as pull-up and pull-down signals. Differential means that the two signals are measured against each other instead of using a simple strobe signal and a reference point. In theory the pull-up and pull-down signals should be mirror-symmetric to each other but reality shows otherwise. That means that there will be skew-induced delays to reaching the output high and low voltages (VOH and VOL) and the cross points between DQS and /DQS used for clock forwarding will not necessarily coincide with the DQ crossing the reference voltage (Vref) or even be consistent from one clock to the next. The mismatch between clock and data reference points is referred to as the DQ-DQS skew."
http://img433.imageshack.us/img433/4623/dqsskewsm0.jpg
Scarsa Influenza su Bandwidth/Stabilità.
Settaggi Suggeriti per DFI: Increase per ottenere prestazioni, e Decrease per stabilità. Raccomandato cmq provare sempre prima Increase. (Increase = Piu veloce, Decrease = Piu lento)
DQS Skew Value
Settaggi = Auto, 0-255 in incrementi di 1.0.
Questo è il valore per il quale avviene l'Increased o il Decreased quando si setta il DQS skew control. Nn sembra essere un parametro da cui dipendano troppi effetti.
Scarsa Influenza su Bandwidth/Stabilità.
Settaggo Suggeriti per DFI: ProvareTry 50-255 with “Increase Skew” set in the above timing. (Higher = Faster)
DRAM Drive Strength
Settaggi = Auto, 1-8 in incrementi di 1.0 .
Parafrasato da Adrian Wong’s site:http://www.rojakpot.com/ “Qualche volta chiamato anche driving "strength". Questo parametro permette di controllare il sengla della lunghezza del bus dei dati della memoria. L'aumento del drive strength del bus di memoria puo migliorare la stabiltà durante l'overclock. DRAM drive strength fa riferimento al al segnale di lunghezza della memoria. Un valore piu alto significa un segnale piu forte ed è generalmente raccomandato per moduli overclocckati per migliorare la stabilità.TCCD lavorano meglio con bassi drive strength mentre quasi tutte le altre memorie preferiscono dei valori piu alti.”
Da bigtoe: “Se si lascia l'opzione su auto questo verrà settato con il valore piu basso, questo è un buon valore per i moduli TCCD ma nn per quasti tutti gli altri. Testando e debuggando le memorie ho potuto giungere alle seguenti conclusioni. Le opzioni 1 3 5 7 sono tutti settaggi bassi, come per auto. 1 è effettivamente l'opzione più bassa e il 7 è il parametro che la DFI mette come valore minimo impostabile. Le opzioi 2 4 6 8 sono valori normali dei settaggi, con 8 che è il valore massimo impostabile concesso da DFIbeing. Se si usano dei moduli TCCD potreste provare a mettere 3 5 o 7 poichè i settagi sembrano andare bnee su questi moduli con un discreto margine di clock. Se si usano dei VX, o i BH Gold, o qualsiasi altro modulo di memoria si puo provare a partire da 8 o 6.”
Larga Influenza sulla Stabilità.
Settaggi Suggeriti per DFI: fare riferimento a quanto detto da bigtoe.
DRAM Data Drive Strength
Settaggi = Levels 1-4 in incrementi di 1.0 .
Da Adrian Wong’s site: http://www.rojakpot.com/
"Il MD Driving Strength determina il segnale di strength dei dati della memoria. Più alto è il valore più potente è il segnale. Questa opzione viene generalmente utilizzata per migliorare la vapacità di driving della memoria con maggiori carichi di alla DRAM. perciò, se state usando un grande carico della memoria, dovreste settare questa funzione su high. A causa delle caratteristiche delle impostazioni BIOS, è impossibile usarlo come un aiuto in overclock del bus di memoria. Il vostro banco di memoria potrebbe nn occare come avreste voluto che facesse.Ma aumentando il segnale dello strenght del data line della memoria,è possibile migliorare la sua stabilità in overclock a frequenze alte. Ma questa nn è un metodo di overclock del bus privo di incertezze. In aggiunta, aumentare il il segnale di strenght nn migliorerà le performance dei DIMMs SDRAM. Perciò, è suggerito lasciare l'MD Driving Strength a Lo/Low a meno che nn abbiate degli elevati carichi sulla ram oppure nn stiate cercando una stabilità ad alte frequenze".
Larga Influenza su Stabilità.
Settaggi Suggeriti per DFI: Molti hanno suggerito di usare Level 1 o 3, se si ha attivato il CPC. Con CPC, quasiasi cosa sotto level 1 da a molti utenti estrema instabilità. Altri utenti preferiscono level 3 con CPC attivato. Altri ancora hanno avuto successo con l'uso del level 2-4 se il CPC è disattivato. Io ho avuti fortuna con CPC attivato e Level 4. (Higher = Faster)
Max Async Latency
Settaggi = Auto, 0-15 in incrementi di 1.0 .
Non riesco a trovare niente su questo particolare settaggio e nn sono sicuro su quanto influenzi l'uso della ram. Se avete informazioni su questo settaggio,POSTATE che VERRà AGGIORNATO PARAGRAFO DEDICATO.
Da HiJon89: “Il Max Async Latency dimostra la sua piu grande differenza nell'Everest Latency Test. Andando da 8ns a 7ns sui miei BH-6 produce un 1ns di differenza nell'Everest Latency. andano invece da 7ns a 6ns si distacca di altri 2ns.”
Scarsa Influenza su Bandwidth/Stabilità.
Settaggi Suggeriti per DFI: 7ns è il valore default----Suggerito partire con 7ns e lavorare da questo putno di partenza provando 5.0-10.0. Da HiJon89: “6ns è molto tirato, Raccomanderei di andare a 6ns con UTT o BH-5 ma nn con TCCD. 7ns è piu rilassato, buono per ottenere clock piu elevati con UTT o BH-5. 8ns è molto tranquillo anche per UTT o BH-5, ma è quasi d'obbligo per raggiungere DDR600 con TCCD. 9ns è molto lento e dovrebbe essere provato solo per andare oltre DDR640+.” (Lower = Faster)
Read Preamble Time
Settaggi = Auto, 2.0-9.5 nanosecondi, in incrementi di 0.5 .
Da DFI BIOS: “Questo settaggio bios specifica il tempo precendente al max-read DQS return. Mostra quando il DQS deve essere attivato.” Da una vecchia guida a un bios Samsung: “Il Preamble del DQS : DDR SGRAM usa un data strobe sginal,DQS, per aumentare le performance. Il DQS signal è bidirezionale e toggles quando c'è un qualsiasi trasferimento di dati dalla DDR SGRAM al controller grafico o per il percorso inverso. Precendete a un giro di lettura dati, il segnale DQS transita da Hi-Z a una valida logic low. Questo è rifertio come ad un data strobe preamble. Questo trasferimento da Hi-Z a logic low accade ogni ciclo di clock precedentemente al primo segnale valido di dati.”
Scarsa Influenza su Bandwidth/Stabilità.
Settaggi suggeriti per DFI: 5.0 ns è default quando settato su Auto----suggerito partire a 5.0 e lavorare all'interno di questo range (4.0-7.0) in base alla ram. (Più basso = Piu veloce)
Idle Cycle Limit
Settaggi = Auto, 0-256 in incrementi vari.
Da DFI BIOS: “Questo parametro BIOS specifica il numero di memclock prima di forzare la chiusara (pre-charging) di una pagina aperta.” è chiaro che questo settaggio è il numero massimo di tentativi permessi per una pagina di memoria per essere letta prima e prima del kick arbitrario e la forzatura del pre-charge una volta ancora per quella pagina.
Scarsa Influenza su Bandwidth
Larga Influenza su Stabilità.
Settaggi Suggeriti per DFI: L'Auto è a default su 256 clocks che sembra essere eccessivo. Se avete una RAM economica è cosigliato stare su auto.Se la ram è skillata, si puo provare 16-32 clocks. Io ho avuto fortuna con 16 clocks su BH-5. (Lower = Faster)
Dynamic Counter
Settaggi = Auto, Enable, Disable.
Da DFI BIOS: “Questa impostazione BIOS specifica se il dynamic idle cycle counter è abilitato o disattivato. SE su enabled, forza ogni entrate nella tabella della pagina ad adattarsi dinamicamente al limite dell'idle cycle basato sul traffico delle perdità conflict/page (PC/PM) .
Scarsa Influenza su Bandwidth/Stabilità Per alcuni , per altri invece Larga Influenza su Bandwidth/Stabilità.
Settaggi Suggeriti per DFI: Auto solitamente sisabilità questo setteaggio. Enable per miglioramento delle performance. Disable per stabilità. Questo settaggio puo avere delle differenze----ho notato che crasha immediatamente quado settato su Enable sino a che nn ho perfezionato tutti gli altri settaggi. ho anche notato un incremento del Bandwith una volta che ho trovato la giusta combinazione di tutti gli atri settaggi stabili. Aurhinius ha riportato che disabilitando ha migliorato il suo memory bandwidth si 50 punti con TCCD. questo è proprio uno di quei particolari settaggi che dipendono fortemente dalla versione BIOS e dal tipo di memoria usato. (Enable = Faster = Maybe)
R/W Queue Bypass
Settaggi = Auto, 2x, 4x, 8x, 16x.
Da DFI BIOS: “Questo BIOS setting specifica il numero di volte che la piu vecchia operazione read/write nel DCI (Device Control Interface) possa essere accodata prima che venga arbitrariamente sovrascritta e venga scelta un'altra operazione piu vecchia.” Similare a Idle Cycle Limit tranne che per la decisione arbitraria.
Scarsa Influenza su Bandwidth/Larga Influenza su Stabilità.
Settaggi Suggeriti per DFI: 16x è il default e rimarrei in questo a meno che nn abbiate problemi di stabilità. Se instabili, suggerirei usare 8x o anche 2x o 4x per max OC. (Larger = Faster----Smaller = More Stable)
Bypass Max
Settaggi = Auto, 0x-7x in incrementi di 1.0 .
Da DFI BIOS: “Questa opzione BIOS specifica il numero massimo che la più vecchi entry nel DCQ (Dependence Chain Que?) possa essere bypassata prima che sia fatta una scelta arbitrariamente." Ho cercato ovunque per questa voce e penso che abbia a che fare con il collegamentof on il CPU memory controller. Se trovate altre informazioni sentitevi liberi di postare e updaterò.
Scarsa Influenza su Bandwidth/Stabilità.
Settaggi Suggeriti per DFI: Il default è 7X. Suggerisco 4x-7x per max performance/stabilità. Da HiJon89: “Bypass Max dovrebbe essere sia 7x sia 4x, nn una grande differenza, ma 7x sembra essere poco piu stabile senza penalizzazione sulle performance .” (Smaller = Faster)
32 Byte Granulation
Settaggi = Auto, Disable (8burst), Enable (4burst).
Da DFI BIOS: “Questo settaggio BIOS specifica se il burst counter debba essere scelto per ottimizzare i dati per gli acccessi a 32 byte ." Disabilitarlo permette migliori performance (largest size of burst).
Scarsa Influenza su Bandwidth/Larga Influenza su Stabilità.
Settaggo Suggeriti per DFI: Auto seleziona Disable (8burst) come valore di default. Provate Disable (8burst) Per più bandwidth. Provare inceve enabling(4 burst) Per migliore stabilità. (Disable = Faster)
original by johnrr6
translated by fady