Link alla notizia: http://www.hwupgrade.it/news/cpu/18389.html

Un consorzio di 4 aziende anticipa i risultati del proprio lavoro; i primi sample funzionanti, ma produzione non prima di fine 2007

Click sul link per visualizzare la notizia.

ma ke figata!!! è tipo na taskforce dell'elettronica :sofico:
cmq nn ho capitoke intendono per kit di sviluppo...perkè amd o intel nn riescono da soli a scendere ai 45 nm?

Non è che esista un solo tipo di processo produttivo a 45nm.

Intel è già riuscita a scendere a 45nm perchè ha già messo in mostra dei prototipi.

AMD invece di è sempre basata sui processi messi in atto da IBM, con il processo SOI come detto anche nell'articolo....a anche per i 45nm sicuramente andrà a chiedere aiuto a IBM, di certo non è una società tanto grossa da poter arrivare ai 45nm da soli.

Non è che esista un solo tipo di processo produttivo a 45nm.

Intel è già riuscita a scendere a 45nm perchè ha già messo in mostra dei prototipi.

AMD invece di è sempre basata sui processi messi in atto da IBM, con il processo SOI come detto anche nell'articolo....a anche per i 45nm sicuramente andrà a chiedere aiuto a IBM, di certo non è una società tanto grossa da poter arrivare ai 45nm da soli.


Ciao!
Beh.. è arci noto che Intel spinga su un processo di miniaturizzazione più spinto/evoluto (e ne accelera i tempi) più di ogni altro chip maker, mentre AMD è per sua natura (ma credo anche per questioni di sforzi ed energie di investimenti che non si può permettere) che deve lavorare sull' affinamento del processo produttivo.. in questa variante riesce ad ottenere, per le tecnologie che ha a disposizione (con mezzi sicuramente più limitati di Intel) un "balzo in avanti" :D ugualmente valido sia a livello di consumi elettrici che in miglioramenti tecnici, ma che non è però avvantaggiata nel costo sul prodotto finale.

I processori realizzati con un processo produttivo più vecchio (sicuramente sfruttano una tecnologia già consolidata) ma perdono molto sulle rese che i processori possono dare in relazione al loro costo finale, il quale sarà tanto più basso quanti µP si riescano a produrre su un singolo wafer di Silicio da 300mm2!

Questo è il nocciolo della questione. :O

Byeezzz. :)

ma ke figata!!! è tipo na taskforce dell'elettronica :sofico:
cmq nn ho capitoke intendono per kit di sviluppo...perkè amd o intel nn riescono da soli a scendere ai 45 nm?

Design kit, sono un insieme di librerie da usare nelle sviluppo di chip a 45 nm come a 80 nm o a 1 micron, ogni processo produttivo e ogni fonderia ha il suo specifico design kit per la progettazione.
Quando si progetta un chip lo si fa in base al design kit (relativo al tipo di tecnologia, 45 nm con o senza SOI o strained silicon etc...) fornito dalla fonderia (come Tsmc, Smc, Austrian semiconductor, etc....) su cui verrà poi prodotto il chip.

Il fatto che un'unica azienda da sola non riesca a sviluppare una tecnologia così spinta è dato dagli enormi costi di R&D (ricerca e sviluppo), quindi si uniscono in consorzio per mettere in comune risorse (soldi) e tecnologie (specifiche e molto specializzate).

Il problema grosso poi non è creare un transistor (funzionante) a 45 nm (Intel lo ha già fatto ai tempi del P4), quanto un intero circuito arbitrariamento complesso, per questo iniziano a sperimentare le nuove tecnologie con circuiti semplici e molto standardizzati (le celle si SRAM), in modo da trovare le magagne e correggerle prima di dover buttare soldi inutilmente.

ma perchè questi wafer li fanno sempre rotondi ???

Non è + logico/semplice realizzarli quadrati o rettangolari ??

...forse per una questione di scarti di produzione ??

Rotondi ????

ma perchè questi wafer li fanno sempre rotondi ???

Non è + logico/semplice realizzarli quadrati o rettangolari ??

...forse per una questione di scarti di produzione ??

E vai...!!!
Sempre le stesse domande (ma cmq. lecite)..
credo che capiti di farle a tutti, anche perchè sulla tecnologia di cose nuove o soluzioni strane/ingegnose ce ne sono molte.

Ti rispondo io allora..
in realtà in questo caso di cose strane non ce ne sono.. è tutto molto logico.

Il concetto è insito nel fatto che i Wafer con sagoma circolare permettono di sfruttare la superficie utile in maniera migliore, ciò vuol dire che le cpu che sono prelevate dalla superficie da ogni singolo wafer sono in numero maggiore rispetto a degli "ipotetici" wafer realizzati e tagliati con altre forme geometriche.

Matematicamente potresti esprimerlo (infatti così viene dimostrato) con i calcoli e poi nella pratica, basta contare le cpu utili che si riescono ad estrarre da un Wafer circolare (che sono il massimo possibile) rispetto ad altre forme eventuali. :cool:

E' proprio un discorso di geometria piana - di superfici, se fai l calcolo dell'area del rettango/quadrato e poi fai il calcolo del cerchio, noterai quantri quadratini (le cpu, appunto) è possibile estrarre intatte.. senza che siano mozzate dal bordo della sagoma appunto.

In percentuale credo che si attesti su un 10-20% (devo trovare il link all'articolo) di margine in più su sagoma circolare.. rispetto ad altre forme.

Ecco il perchè di questa scelta di forma dei wafer. ;)

Ne buttano via di meno di CPU "mozzate" dal taglio, per capirci. :O

ma perchè questi wafer li fanno sempre rotondi ???

Non è + logico/semplice realizzarli quadrati o rettangolari ??

...forse per una questione di scarti di produzione ??

Perchè il silicio viene formato per accrescimento: in pratica si utilizza in "seme" di silicio puro che mentre ruota viene messo a contatto con una "vasca" di silicio fuso, il silicio raffreddandosi "accresce" questo seme ed assume forma cilindrica a causa della rotazione di quest'ultimo, rotazione che serve per dare forma e proprietà regolari al silicio accesciuto.
Poi anche una forma rettangolare può dare luogo a scarti di lavorazione, perchè se le dimensioni non sono multiplo esatto di quelle del chip cpmunque i bordi andrebbero buttati.

Non è che esista un solo tipo di processo produttivo a 45nm.

Intel è già riuscita a scendere a 45nm perchè ha già messo in mostra dei prototipi.

AMD invece di è sempre basata sui processi messi in atto da IBM, con il processo SOI come detto anche nell'articolo....a anche per i 45nm sicuramente andrà a chiedere aiuto a IBM, di certo non è una società tanto grossa da poter arrivare ai 45nm da soli.

Si e no, AMD e IBM collaborano sui processi, ma AMD non è che utilizzi esattamente i processi di IBM, semmai sfrutta il know-how di IBM per affinare i propri processi produttivi e riuscire ad avere un time-to market sostenibile.

Perchè il silicio viene formato per accrescimento: in pratica si utilizza in "seme" di silicio puro che mentre ruota viene messo a contatto con una "vasca" di silicio fuso, il silicio raffreddandosi "accresce" questo seme ed assume forma cilindrica a causa della rotazione di quest'ultimo, rotazione che serve per dare forma e proprietà regolari al silicio accesciuto.
Poi anche una forma rettangolare può dare luogo a scarti di lavorazione, perchè se le dimensioni non sono multiplo esatto di quelle del chip cpmunque i bordi andrebbero buttati.

IO sapevo che la motivazione principale insita nella forma è per quello che ho menzionato.. sinceramente la tecnica per "accrescimento" non sono convinto che sia vincolata al fatto che si deve formare come se fosse "un pollo allo spiedo che cresce.. su un girarrosto".

Insomma, l'accrescimento potresti ottenlo anche con altre forme.

La forma circolare dei wafer di silicio non era anche data dal loro processo di produzione?

Edit: ci ho messo troppo a scrivere 10 parole, avevano già risposto... :)

IO sapevo che la motivazione principale insita nella forma è per quello che ho menzionato.. sinceramente la tecnica per "accrescimento" non sono convinto che sia vincolata al fatto che si deve formare come se fosse "un pollo allo spiedo che cresce.. su un girarrosto".

Insomma, l'accrescimento potresti ottenlo anche con altre forme.
No ha ragione Leone. Il motivo fondamentale è che l'accrescimento del cristallo è molto più regolare e semplice da effettuare se cilindrico. Che poi ci siano meno scarti è un effetto secondario.

IO sapevo che la motivazione principale insita nella forma è per quello che ho menzionato.. sinceramente la tecnica per "accrescimento" non sono convinto che sia vincolata al fatto che si deve formare come se fosse "un pollo allo spiedo che cresce.. su un girarrosto".

Insomma, l'accrescimento potresti ottenlo anche con altre forme.

Forse, ma con tempi di lavorazione superiori e minore uniformità di caratteristiche.

carina sta cosa...nn la sapevo proprio...c'è sul forum un thread che spiega come ottengono una cpu da uno d quei waffer? sn un po OT ma è estremamente interessante...

carina sta cosa...nn la sapevo proprio...c'è sul forum un thread che spiega come ottengono una cpu da uno d quei waffer? sn un po OT ma è estremamente interessante...


Abbiamo creato una parte apposita sulla F.A.Q. della sezione processori, sezione che ancora dev'essere completata, cmq se leggi tra i vari post riesci già a farti un'idea http://www.hwupgrade.it/forum/showthread.php?t=1093784

;)

A me sembra che la forma circolare sia quella che obbliga ad uno spreco maggiore, ci sono dati al riguardo?

A me sembra che la forma circolare sia quella che obbliga ad uno spreco maggiore, ci sono dati al riguardo?

Dipende da molti fattori, come le dimensioni dei die e dei wafer, ecc.

Perchè il silicio viene formato per accrescimento: in pratica si utilizza in "seme" di silicio puro che mentre ruota viene messo a contatto con una "vasca" di silicio fuso, il silicio raffreddandosi "accresce" questo seme ed assume forma cilindrica a causa della rotazione di quest'ultimo, rotazione che serve per dare forma e proprietà regolari al silicio accesciuto.
Poi anche una forma rettangolare può dare luogo a scarti di lavorazione, perchè se le dimensioni non sono multiplo esatto di quelle del chip cpmunque i bordi andrebbero buttati.
credo proprio sia per questo... in presenza di spigoli il processo di monocristallizzazione del silicio sarebbe molto più complicato se non impossibile oltre certe sezioni, e visto che si producono wafer il più grandi possibili (- costi)...

cmq, non ho ben capito il senso del discorso di n.c.l.m.i.t. riguardo agli scarti prodotti dal taglio... matematicamente semmai è vero il contrario (un rettangolo/quadrato può essere tagliato in quadrati senza scarti, un cerchio evidentemente no...). Semmai, per il meccanismo di cristalliazzazione di cui sopra, bisognerebbe scartare le parti più vicene agli spigoli, e a questo punto... (perchè se non sbaglio il silicio assiale è il migliore, quindi quello più cloccabile.... il contrario per quello più esterno...)

A me sembra che la forma circolare sia quella che obbliga ad uno spreco maggiore, ci sono dati al riguardo?

A parità di area la circonferenza è il"poligono"(chiamiamolo così anche se nn è corretto) con il perimetro minore,statisticamente le cpu"migliori"(che reggono frequenze superiori)sono quelle lontane dal perimetro ecco perchè si è scelto di non modificare quella forma...da un wafer tondo ottengo statisticamente più cpu"buone" che da uno quadrato

Dipende da molti fattori, come le dimensioni dei die e dei wafer, ecc.
Credo che più piccoli siano i die, minore sia lo spreco (non penso ci voglia un genio, no :D ). tuttavia, magari alcuni accoppiamenti tra le dimensioni del die ed il diametro del wafer sono sfurtunati (magari non è possibile aggiungere un'altra "riga"), esistono tuttavia programmi appositi per gestire questi problemi

A parità di area la circonferenza è il"poligono"(chiamiamolo così anche se nn è corretto) con il perimetro minore,statisticamente le cpu"migliori"(che reggono frequenze superiori)sono quelle lontane dal perimetro ecco perchè si è scelto di non modificare quella forma...da un wafer tondo ottengo statisticamente più cpu"buone" che da uno quadrato
Devo ammettere che hai espresso il concetto in modo molto più comprensibile... :stordita:

credo proprio sia per questo... in presenza di spigoli il processo di monocristallizzazione del silicio sarebbe molto più complicato se non impossibile oltre certe sezioni, e visto che si producono wafer il più grandi possibili (- costi)...

cmq, non ho ben capito il senso del discorso di n.c.l.m.i.t. riguardo agli scarti prodotti dal taglio... matematicamente semmai è vero il contrario (un rettangolo/quadrato può essere tagliato in quadrati senza scarti, un cerchio evidentemente no...). Semmai, per il meccanismo di cristalliazzazione di cui sopra, bisognerebbe scartare le parti più vicene agli spigoli, e a questo punto... (perchè se non sbaglio il silicio assiale è il migliore, quindi quello più cloccabile.... il contrario per quello più esterno...)

Un rettangolo/quadrato può essere tagliato senza scarti, solo se la dimensione del chip è un sottomultiplo esatto della dimensione del wafer di partenza. Posto che comunque un pò di "bordo in più" per poter lavorare con tranquillità, gli scarti esisterebbero sempre anche con wafer di forma quadrata. E appunto, accrescere con buona qualità il silicio in forma non cilindrica è evidentemente di nessuna utilità. Il discorso esterno peggiore /interno migliore non è dovuto tanto all'accescimento del silicio, bensì ai processi di lavorazione successivi.

Credo che più piccoli siano i die, minore sia lo spreco (non penso ci voglia un genio, no :D ). tuttavia, magari alcuni accoppiamenti tra le dimensioni del die ed il diametro del wafer sono sfurtunati (magari non è possibile aggiungere un'altra "riga"), esistono tuttavia programmi appositi per gestire questi problemi

Oggi si tende a lavorare su wafer sempre più grandi e a mantenere le dimensioni del die il più piccole possibile appunto per la resa.

A parità di area la circonferenza è il"poligono"(chiamiamolo così anche se nn è corretto) con il perimetro minore,statisticamente le cpu"migliori"(che reggono frequenze superiori)sono quelle lontane dal perimetro ecco perchè si è scelto di non modificare quella forma...da un wafer tondo ottengo statisticamente più cpu"buone" che da uno quadrato

Ni, un wafer tondo è anche più facilmente lavorabile per quanto riguarda i processi di diffusione (tutti i bordi sono ad eguale distanza dal centro). Ma è il processo di accrescimento la ragione primaria.

Un rettangolo/quadrato può essere tagliato senza scarti, solo se la dimensione del chip è un sottomultiplo esatto della dimensione del wafer di partenza
Sono d'accordo ;)

Il discorso esterno peggiore /interno migliore non è dovuto tanto all'accescimento del silicio, bensì ai processi di lavorazione successivi.
Avevo letto proprio su hwupgrade (e trovo sia una cosa plausibile) di come il cristallo sia più "puro" all'interno, ma non chimicamente, in senso strutturale (minori difetti). Inoltre, la causa sarebbe la stessa che causerebbe maggiori difetti nelle parti più lontane dal seme.

Avevo letto proprio su hwupgrade (e trovo sia una cosa plausibile) di come il cristallo sia più "puro" all'interno, ma non chimicamente, in senso strutturale (minori difetti). Inoltre, la causa sarebbe la stessa che causerebbe maggiori difetti nelle parti più lontane dal seme.

Il fatto è che la maggior parte dei difetti non viene introdotta nella fase di accrescimento, ma in quelle successive ;)

:nono: :doh: :asd: :rotfl:
Con questo riassumo quello che mi hanno provocato gli ultimi interventi sull'argomento wafer su questo 3d. A quello che ho visto solo Leoneazzurro conosce quello di cui sta parlando.
Vediamo di fare un pochino di chiarezza :
1) Le "carote" di silicio monocristallino da cui si ricavano i wafer non si possono fare in altra maniera a causa di limiti tecnologici, ci sono problemi legati alla crescita del cristallo che non verrebbe monocristallino, all'uniformità del drogaggio, all'uniformità di raffreddamento del "carotone" per evitare tensioni superficiali e dislocazioni etc.... (non approfondisco perché dovrei praticamente ricopiare un capitolo di processi tecnologici sul silicio)
Cmq il metodo per crescere i carotoni si chiama "metodo czochralski" per chi sia interessato a approfondire basta una ricerchina su Google e materiale se ne trova tanto e interessante.

2) Non li tagliano i carotoni in forma quadrata o rettangolare perchè sarebbe inutile e dannoso in quanto il processo di taglio crea dei difetti nel silicio e poi comunque gli scarti laterali vengono tagliati (e riciclati) quando sono finiti tutti i processi.
Comunque faccio notare che i wafer non sono perfettamente circolari ma hanno un lato con un pezzo dritto, questo per permettere di conoscere le orientazioni cristallografiche del particolare wafer.

3)Il discorso della superficie tra circolare e quadrato è dato dal fatto che un wafer circolare di diametro x ha una superficie utile maggiore di un quadrato di diagonale x. Questo riferito a un ipotetico wafer di forma quadrata o poligonale, che non esiste per quanto illustrato sopra.

Ultima nota, non tutto il wafer è occupato da chip (o die) in quanto se ci fate caso ci sono delle righe senza chip con delle strane strutture, i test pattern che servono per fare delle misurazioni sulla riuscita o meno del singolo processo, e alla fine per capire se si è riusciti a fare un wafer "buono" (con abbastanza chip funzionanti) o si sono solo sprecati soldi.
Solo quando un processo è sufficentemente affinato si usa tutta la superficie utile in chip.

http://www.zive.sk/Files/Obrazky/art/2006/hardware/45nm_wafer_photo_1.jpg

Notare la tacca per le direzioni cristallogarafiche sulla parte in basso del wafer e le righe con i test pattern.

Ultima nota, non tutto il wafer è occupato da chip (o die) in quanto se ci fate caso ci sono delle righe senza chip con delle strane strutture, i test pattern che servono per fare delle misurazioni sulla riuscita o meno del singolo processo, e alla fine per capire se si è riusciti a fare un wafer "buono" (con abbastanza chip funzionanti) o si sono solo sprecati soldi.

Nella produzione di chip per componenti elettronici industriali di elevata potenza quelle strutture vengono utilizzate anche per il "wafer mapping", ossia dopo il test per l'identificazione dei chip difettosi sul wafer, allo scopo di "saltarli" durante le fasi di packaging :)

Nella produzione di chip per componenti elettronici industriali di elevata potenza quelle strutture vengono utilizzate anche per il "wafer mapping", ossia dopo il test per l'identificazione dei chip difettosi sul wafer, allo scopo di "saltarli" durante le fasi di packaging :)

:mano: :mano:

Ho cercato di sintetizzare le informazioni notevoli, altrimenti per parlare di tutto dovrei ricopiarci dentro un paio di libri :D :D .

secondo il mio parere di esperto i wafer migliori sono quelli della loaker al cioccolato con produzione a 250 gr in confezione rettangolare :-)

Beh, oramai è chiaro perché venga utilizzato il wafer rotondo... capitolo 2 di microelettronica!! E si spiega anche perché un chip riesce a raggiungere magari i 2 GHz e un altro no: più si va nel centro del wafer, più il silicio è puro, e quindi ci sono meno impurità, meno centri trappola, ecc...