Link alla notizia: http://www.hwupgrade.it/news/cpu/17715.html

Sembra possibile che quella del memory controller integrato, al momento esclusiva AMD, possa diventare una caratteristica delle future cpu Intel

Click sul link per visualizzare la notizia.

Allora nel futuro Intel metterà un pezzo di chipset nel die bravi bravi.... sia alla AMD ke alla intel son bravi a copiarsi....

Non dimentichiamo pero' che AMD ha ereditato questo layout architetturale da IBM. Ibm nel passaggio alla tecnologia CPU POWER5 dal già ottimo POWER4 ha integrato, prima tra tutte, il memory controller internamente al processore. Non possiamo poi dimenticare che , sempre IBM, ha affermato, da tempi ormai remoti , che la "strada" tecnologica delle CPU a clock elevato non avrebbe avuto molto futuro davanti a se (vedasi intel come è andata a finire e la politica intrapresa con conroe di conseguenza!).

anche il controller video integrato nel processore!!! Quanta roba in queste future cpu

Non dimentichiamo pero' che AMD ha ereditato questo layout architetturale da IBM. Ibm nel passaggio alla tecnologia CPU POWER5 dal già ottimo POWER4 ha integrato, prima tra tutte, il memory controller internamente al processore. Non possiamo poi dimenticare che , sempre IBM, ha affermato, da tempi ormai remoti , che la "strada" tecnologica delle CPU a clock elevato non avrebbe avuto molto futuro davanti a se (vedasi intel come è andata a finire e la politica intrapresa con conroe di conseguenza!).

Questo non lo sapevo ma poi pensandoci non mi stupisce + di tanto è stata quasi sempre IBM che storicamente ha tracciato nuove strade ke poi tutti hanno seguito vedasi per esempio il settore hard disk

Memory controller e video integrato, ovvero il vecchio progetto TIMNA abbandonato in favore del primo Pentium M Banias. A volte ritornano!

anche il controller video integrato nel processore!!! Quanta roba in queste future cpu
non ti dimenticare il controller PCI-Express integrato nel futuro K9 di AMD...

e soprattutto nn dimentichiamo gli 80286 am386 e 486 prodotti da amd e cloni di processori intel.

e soprattutto nn dimentichiamo gli 80286 am386 e 486 prodotti da amd e cloni di processori intel.
... e che c'azzecca con l'integrazione di parti di chipset all'interno della CPU?

Ad ogni modo, quoto chi afferma che IBM storicamente ha preso in anticipo strade poi seguite da altri in maniera massiva. E non solo in termini di architettura, ma anche sui materiali: si pensi alla tecnologia Strained Silicon, o il die ad alta dielettricità, e così via.
E credo che l'architettura Cell non sia da sottovalutare...

non ti dimenticare il controller PCI-Express integrato nel futuro K9 di AMD...
Giusto si vede grossi cambiamenti futuri

Scusate, ma che c'è di male nel "copiarsi"? Se una via è vincente (il caso del mem ctrl, per esempio), tutti la utilizzeranno prima o poi.... Succede in tutti i settori

Scusate, ma che c'è di male nel "copiarsi"? Se una via è vincente (il caso del mem ctrl, per esempio), tutti la utilizzeranno prima o poi.... Succede in tutti i settori
Beh più o meno non c'è niente di male a parte diritti d'autore da rispettare, infatti la mia era una semplice osservazione .
Poi facevo la considerazione della gloria a ki arrivato per primo(spesso IBM) ad una nuova tecnologia dimostratasi poi vincente e seguita quindi anke da altri.
ciao

Beh più o meno non c'è niente di male a parte diritti d'autore da rispettare, infatti la mia era una semplice osservazione .
Poi facevo la considerazione della gloria a ki arrivato per primo(spesso IBM) ad una nuova tecnologia dimostratasi poi vincente e seguita quindi anke da altri.
ciao
diritti d' autore? per cosa? per la banale idea di nterfacciarsi direttamente alla RAM per ridurre il numero di componenti discreti necessari? :mbe:
ps: a scanso di equivoci, è da tenere presente che l' integrazione del memory controller sullo stesso chip del processore non è stata una "geniale invenzione" di AMD...
prima che in K8, tale criterio era stato applicato (come minimo)
ai chip Sparc
a dei chip della famiglia Alpha (21364, con varianti da 2 a 8 canali rambus oltre ai link ldt),
al progetto Timna di intel che avrebbe integrato un celeron coppermine con un controller per memoria rambus (che intel sperava prendesse piede come standard mainstream), il fatto che il progetto sia stato cancellato ( perchè la mem. rambus era troppo costosa per quello che si sarebbe dovuto posizionare come un abbinamento cpu+ram per i pc di fascia bassa) non toglie che sia comunque arrivato a uno stadio avanzato e siano esistiti dei prototipi funzionanti
al Transmeta Efficeon

Ma secondo Intel il memory controller integrato non era una cazzata ?? (New di poco tempo fa).

Si vede che tale affermazione seriviva a giustificare la sua assenza su Conroe!

xDeshutes

che qualcuno abbia intrapreso prima di amd la strada del memory controller integrato e fuori di dubbio ma se i brevetti di tale Tecnologia sono stati acquisiti o brevettati da AMD stessa nn credo che INTEL possa scopiazzarla tanto facilmente, salvo qualche rivisitazione nel MCH che possa farlo passare come nuovo.

prendi ad esempio L Ht dei prescot si dice che AMD voglia inserirlo nei prossimi processori quadcore, ma CON FUNZIONAMENTO INVERSO :D
anzicchè crerare dei core logici ne fonde 4 in uno solo cosi da aumentare le prestazioni nei processi singole threading

Il controller di memoria integrato introduce notevoli vantaggi prestazionali, peccato che si porta dei limiti di longevità a presso :(
Comunque credo che sia la strada più giusta insieme a quella di unire northbridge e southbridge semplificando notevolmente il layout delle mainboard ;)

diritti d' autore? per cosa? per la banale idea di nterfacciarsi direttamente alla RAM per ridurre il numero di componenti discreti necessari? :mbe:
ps: a scanso di equivoci, è da tenere presente che l' integrazione del memory controller sullo stesso chip del processore non è stata una "geniale invenzione" di AMD...
prima che in K8, tale criterio era stato applicato (come minimo)
ai chip Sparc
a dei chip della famiglia Alpha (21364, con varianti da 2 a 8 canali rambus oltre ai link ldt),
al progetto Timna di intel che avrebbe integrato un celeron coppermine con un controller per memoria rambus (che intel sperava prendesse piede come standard mainstream), il fatto che il progetto sia stato cancellato ( perchè la mem. rambus era troppo costosa per quello che si sarebbe dovuto posizionare come un abbinamento cpu+ram per i pc di fascia bassa) non toglie che sia comunque arrivato a uno stadio avanzato e siano esistiti dei prototipi funzionanti
al Transmeta Efficeon
Sei + informato di me... certo ke avere da 2 a 8 canali rambus
altro ke dual channel!!! Avessero vinto il mercato magari le rambus avrebbero fatto grandi cose
ciao

Ma secondo Intel il memory controller integrato non era una cazzata ?? (New di poco tempo fa).

Si vede che tale affermazione seriviva a giustificare la sua assenza su Conroe!
integrare un memory controller come si è fatto finora vincola a una certa tecnologia di memoria: questo è cioè che ha dato delle preoccupazioni ad amd , che ha tirato alle lunghe con la DDR classica a 2.5+ volt, e il motivo per cui intel finora non ha adottato questa soluzione nei sistemi di produzione ( e anzi, a un certo punto ha annunciato di voler splittare il northbridge nella parte "main bridge" e nel memory controller vero e proprio (*), per rendere i suoi chipset da server ancora più flessibili (**))

(*) è interessante tenere presente che in termini di design elettronico "memory controller" in senso stretto si identifica con una non troppo complessa rete logica, che si occupa del refresh periodico delle celle della ram dinamica, e dell' accoppiamento elettrico, a livello di segnali, temporizzazioni e protocollo, tra la RAM e il bus principale, dal quale arriveranno comandi di accesso del tipo <lettura/scrittura | indirizzo | dati in transito >) , stop.
quello che tutte le volte che si parla di Athlon64 è chiamato semplicemnte memory controller, in realtà include il molto più complesso sistema primario a crossbar, che smista i dati tra cpu (il o I "core"), memoria, le altre porte di cui il processore è dotato e di cui alcune sono connesse ad ulteriori cpu connesse in topologia NUMA (quindi ci sarà anche un "arbiter" per il numa multiprocessing) ,e una è connessa al sottosistema I/O (quindi si renderà necessario il bridging tra la memoria e l' I/O da quella parte...)

(**) a pensarci bene, è proprio quello che ha fatto con il sistema FBDIMM: il northbridge si interfaccia con un protocollo "neutro", con un componente montato direttamente a bordo del modulo, che si occupa dell' ECC, del refresh delle celle DRAM, nonchè dell' accoppiamento elettronico con i chip di memoria che possono essere di un tipo qualunque tra DDR/DDR2/DDR3/DDRx, ...

tornando alla intel, quindi, non vi sarebbe contraddizione se, come annunciato poco tempo fa per Tukwila, l' intenzione fosse di integrare non un semplicistico "memory controller", magari per DDR2, ma la parte di nortbridge relativa alla crossbar e alle interfacce punto-punto verso altri processori e l' I/O, abbinandola alle interfacce FBDIMM

Il controller di memoria integrato introduce notevoli vantaggi prestazionali, peccato che si porta dei limiti di longevità a presso :(
Comunque credo che sia la strada più giusta insieme a quella di unire northbridge e southbridge semplificando notevolmente il layout delle mainboard ;)
Credo che tu abbia ragione.

Scusate, ma integrare tutto nella cpu (memory controller, chip video, controller PCI-ex) non comporta problemi di dissipazione?
Vero che ultimamente coi consumi si va al ribasso, ma se poi metti tutto assieme sei costretto ad usare i dissipatoroni "turbo" che spesso si usano oggi.
A meno che non si usi un socket a 2000 pin che occupa mezza scheda madre :D per aumentare la superficie di dissipazione...tanto sulla scheda madre non c'è più nulla :D
Che dite?

Beh, considera che integrare tutto in die significa innanzitutto aver tutte le funzionalità in un unico pezzo di silicio, di conseguenza latenze minori, minori problemi costruttivi, minor complessità circuitale esterna.
Poi basta interfacciare con un bus tipo HT e il gioco è fatto.
Il problema dissipazione dipende, ovviamente la superficie aumenta ma la necessità di dissipazione per unità di superficie rimane tale.
Inoltre sono soluzioni indicate a un mercato particolare a forte integrazione.
Mi auspico piuttosto che in luogo di una GPU introducano unità di calcolo vettoriale, se possibile, in modo da affiancare grafica e fisica, un pò stile cell, meno settorializato ma sicuramente utile considerando che ormai anche il desktop di windows si muove verso il 3d...

Inoltre una piccola precisazione, amd produceva legalmente le cpu 486, in quanto collaboratrice, diciamo così, di intel. Intel era licenziataria del suo progetto.
Fino al 486 no problem, poi se non sbaglio è finita la collaborazione ma Amd ha proseguito la produzione della cpu. Stesso per tutte le altre, Cyryx, ST, e chi più ne ha ne metta...

Scusate, ma integrare tutto nella cpu (memory controller, chip video, controller PCI-ex) non comporta problemi di dissipazione?
Vero che ultimamente coi consumi si va al ribasso, ma se poi metti tutto assieme sei costretto ad usare i dissipatoroni "turbo" che spesso si usano oggi.
mah, tieni conto che sui northbridge e / o southbridge si montano dissipatori, che pur essendo dimensionati per i requisiti di dissipazione termica del componente, sono il più delle volte passivi (e quando sono attivi, il più delle volte o l' alettatura è scarsa, quindi si fa compensare tale carenza alla ventolina, o il chip integra la sezione grafica che da sola, conta di svariate volte più transistor del resto del northbridge stesso)
quindi vuol dire che, di suo, un northbridge livello di integrazione (num. di transistor) e delle frequenze di lavoro, tali da avere requisiti termici pari a una frazione di quelli della cpu, o comunque, inferiori ( salvo caso estremo di cpu a basso consumo abbinata a chipset con grafica integrata, in quel caso si può essere su livelli simili)
e tieni conto che i componenti ausiliari (northbridge e southbridge) mantengono requisiti termici relativamente bassi (comunque gestibili con dei dissipatori passivi) sebbene siano il più delle volte realizzati con processi non allo stato dell' arte (nvidia produceva gli nforce a 0.15 micron fino a poco tempo fa se non ricordo male), o comunque meno raffinati di quelli usati per i processori, perchè più economici ...
quindi, capirai anche tu cosa molto probabilmente accadrebbe, qualora si scelga di integrare l' NB nel processore... ;)
A meno che non si usi un socket a 2000 pin che occupa mezza scheda madre :D per aumentare la superficie di dissipazione...tanto sulla scheda madre non c'è più nulla :D
Che dite?
anche con i dissipatori di cui parli, l' ampiezza del socket non è inficiata
forse non ci hai fatto caso ma, ad es il socket 478 era largo 3 x 3 cm circa, i socket degli A64 un cm di lato in più, l' LGA 775 anche, nonostante appaia un po' più largo per via delle forma diversa del meccanismo di ritenzione
ma in tutti i casi, come pure per gli Xeon, il dissipatore si installa fondamentalmente per mezzo di agganci della piastra madre, posti intorno al socket a una distanza tale , e strutturati in modo tale, da conciliare: lo spazio richiesto per accomodare il sistema di dissipazione, la forma e area della clearance che la forma del dissipatore comporterà, lo stress meccanico che la MB può sopportare in base alle caratteristiche di elasticità del pcb senza che le piste a suo interno (i pcb solo solitamente multistrato) ne risentano

Non dimentichiamo pero' che AMD ha ereditato questo layout architetturale da IBM. Ibm nel passaggio alla tecnologia CPU POWER5 dal già ottimo POWER4 ha integrato, prima tra tutte, il memory controller internamente al processore. Non possiamo poi dimenticare che , sempre IBM, ha affermato, da tempi ormai remoti , che la "strada" tecnologica delle CPU a clock elevato non avrebbe avuto molto futuro davanti a se (vedasi intel come è andata a finire e la politica intrapresa con conroe di conseguenza!).
E non dimentichiamoci che, come al solito, la prima è stata INTEL!

The Intel i386SL had an integrated on-die memory controller. It was released in the early 1990's.

From a Google cache link:
http://72.14.203.104/search?q=cache:DLFOB84lG4EJ:www.findarticles.com/p/articles/mi_m0CGC/is_n3_v19/ai_13392294+386sl+memory+controller

The Intel 386SL microprocessor integrates a fully static processor, memory controller, ISA bus controller, EMS 4.0 hardware and system control circuitry for battery-powered systems. It offers three times the integration of Intel 386SX CPUs.


Fino a 5 minuti fa neppure io me lo immaginavo...
Un altro mito cade ;P

Ma secondo Intel il memory controller integrato non era una cazzata ?? (New di poco tempo fa).

Si vede che tale affermazione seriviva a giustificare la sua assenza su Conroe!
No: la news di poco fa diceva, anzi, che era nei piani dell'azienda la sua adozione :)
Questa è solo una conferma di qualcosa che comunque si sapeva da tempo..
Ciao.

Inoltre una piccola precisazione, amd produceva legalmente le cpu 486, in quanto collaboratrice, diciamo così, di intel. Intel era licenziataria del suo progetto.
Fino al 486 no problem, poi se non sbaglio è finita la collaborazione ma Amd ha proseguito la produzione della cpu. Stesso per tutte le altre, Cyryx, ST, e chi più ne ha ne metta...
ehhh... queste nuove generazioni che non ricordano la storia... :D
http://www.amd.com/us-en/assets/content_type/DownloadableAssets/AMD_-_Intel_Litigation_History.pdf
la produzione di chip amd su licenza intel si arrestò al 286, il 386 by AMD (l' am386 appunto, che tra parentesi era venduto in una versione a 40 Mhz contro il limite di 33 dell' i386 ) era a detta di questa il risultato di un clean room reverse engineering, quindi secondo AMD non violava nessun segreto industriale
Però intel la portò in tribunale (sulla base della teoria che realizzare indipendentemente una cpu compatibile senza violare dei copyright e brevetti intel sul design e sulla programmazione del microcodice necessario, sarebbe stato impossibile), e la causa si trascino per parecchi anni

ma siamo sempre più offtopic, mi scuso :O

E non dimentichiamoci che, come al solito, la prima è stata INTEL!

The Intel i386SL had an integrated on-die memory controller. It was released in the early 1990's.

From a Google cache link:
http://72.14.203.104/search?q=cache:DLFOB84lG4EJ:www.findarticles.com/p/articles/mi_m0CGC/is_n3_v19/ai_13392294+386sl+memory+controller

The Intel 386SL microprocessor integrates a fully static processor, memory controller, ISA bus controller, EMS 4.0 hardware and system control circuitry for battery-powered systems. It offers three times the integration of Intel 386SX CPUs.


Fino a 5 minuti fa neppure io me lo immaginavo...
Un altro mito cade ;P
:eek:
e da dove sbuca questo 386SL???
Da notare che aveva anche il "ISA bus controller"; quindi il futuro K9 con il controller PCI-Express Integrato nel core si può dire un "CLONE" di un 386??? :D :p

Credo si stia parlando di cose diverse. Infatti al di là di verificare se trattasi (per il 386SL menzionato) del memory controller della cache e non di quelle della RAM di sistema occorre tener presente della politica tecnologica adottata per la roadmap di sviluppo delle CPU (è di questo che stiamo parlando). E' chiaro che possono essere esistite , ai fini di miniaturizzazione o riduzione dei consumi, delle versioni di processori (anche le versioni embedded dei powerPC di IBM sono stati molteplici e usati in molteplici piattaforme) con alcune componenti integrate , ma questo è diverso da adottare la metodologia (in questo caso del memory controlle interno) per la roadmap di sviluppo delle CPU considerandola significativa per le performance dei moderni processori.

PATOP, cambi discorso?
Eh sì, Capitan, hai capito bene. Il 386SL, dopo una fugace ricerca con google, sembra non sia altro che un 386SX versione "mobile", tutto integrato. Clock rate variabile, idle-mode. Il 386EX è la sua versione embedded.
http://www.ssv-embedded.de/ssv/pc104/p8.htm

Corsi e ricorsi...

In risposta a MiKeLezZ .
Non ho cambiato discorso anzi ti invito a controllare nella documentazione ufficiale cosa è un memory controller (non l'RCU menzionato nel documento del 386sx/sl da te evidenziato) odierno utilizzato nel progetto di un processore di nuova generazione:
http://researchweb.watson.ibm.com/journal/rd/494/sinharoy.html

Vi è anche l'applicazione della tecnoologia di virtualizzazione di prossima introduzione anche da parte di Intel e AMD a questo link:
http://researchweb.watson.ibm.com/journal/rd/494/armstrong.html
con qesto passo e chiudo.