Link alla notizia: http://www.hwupgrade.it/news/cpu/17457.html

Non solo Itanium per la nuova tecnologia CSI di Intel, che migliora le connessioni tra processori in sistemi multi cpu

Click sul link per visualizzare la notizia.

Sbaglio o realizza quello che AMD ha fatto con il bus Hyper Transport? Forse però è meglio, perchè la tecnologia AMD collega (se non sbaglio) le cpu in serie mentre questa di Intel darebbe la posibilità di scambiare informazioni in modo diretto tra due qualsiasi cpu del sistema.

si, anche se bisognerà vedere una comparativa prima di arrivare a conclusioni... per inciso hypertransport non è proprietà di AMD, è una tecnologia frutto di un consorzio di parecchie aziende tant'è che è usata non solo da AMD... se ricordo bene c'era anche una chipset per pentium 4, forse l'nforce 4, che per comunicare da un chip all'altro usava un bus hypertransport... tanto per dirti eh: l'hypertransport sulla scheda madre di un p4 :D

Sbaglio o realizza quello che AMD ha fatto con il bus Hyper Transport? Forse però è meglio, perchè la tecnologia AMD collega (se non sbaglio) le cpu in serie mentre questa di Intel darebbe la posibilità di scambiare informazioni in modo diretto tra due qualsiasi cpu del sistema.

Sbagli. Anche con HTT il link è diretto da CPU a CPU.

Sbaglio o realizza quello che AMD ha fatto con il bus Hyper Transport?
Sì, molto simile...
Forse però è meglio, perchè la tecnologia AMD collega (se non sbaglio) le cpu in serie mentre questa di Intel darebbe la posibilità di scambiare informazioni in modo diretto tra due qualsiasi cpu del sistema.
No, HT non collega le CPU in serie... I link HT presenti sulle CPU Opteron sono in numero variabile rispetto al model number... 1 per gli Opteron 1xx, 2 per gli Opteron 2xx, 3 per gli Opteron 4xx e 3 (se non sbaglio) per gli Opteron 8xx...

Solitmente un link è riservato per il collegamento con il chipset e gli altri sono riservati per il collegamento con le altre CPU...

Se non ricordo male la tecnologia HYperTransport utilizzata da AMD è stata sviluppata da una terza parte e non da AMD stessa e, sempre se non ricordo male, potrebbe essere utilizzata in qualsiasi ambito di utilizzo per scambio dati, esattamente come questa CSI di Intel.
Se ciò che ho scritto sopra è vero (attendo eventuali conferme o smentite) Intel si è reinventata l'HyperTransport... Ha scoperto l'acqua caldo? No, affatto. Potrà fruire di una tecnologia analoga senza però dover pagare le Royality...

Se non ricordo male la tecnologia HYperTransport utilizzata da AMD è stata sviluppata da una terza parte e non da AMD stessa e, sempre se non ricordo male, potrebbe essere utilizzata in qualsiasi ambito di utilizzo per scambio dati, esattamente come questa CSI di Intel.
Se ciò che ho scritto sopra è vero (attendo eventuali conferme o smentite) Intel si è reinventata l'HyperTransport... Ha scoperto l'acqua caldo? No, affatto. Potrà fruire di una tecnologia analoga senza però dover pagare le Royality...

La tecnologia Hypetransport è stata sviluppata primariamente da AMD, con contributi minori di altre aziende. AMD (che deteneva la proprietà intellettuale) poi ha fondato con altre aziende un consorzio per lo sviluppo ulteriore e l'implementazione di questa tecnologia che è royalty-free. Semplicemente Intel ha sviluppato CSI perchè non vorrà mai utilizzare una tecnologia sviluppata da un'azienda rivale (o non lo vorà ammettere, come nel caso delle estensioni x86 a 64 bit).

La tecnologia Hypetransport è stata sviluppata primariamente da AMD, con contributi minori di altre aziende. AMD (che deteneva la proprietà intellettuale) poi ha fondato con altre aziende un consorzio per lo sviluppo ulteriore e l'implementazione di questa tecnologia che è royalty-free. Semplicemente Intel ha sviluppato CSI perchè non vorrà mai utilizzare una tecnologia sviluppata da un'azienda rivale (o non lo vorà ammettere, come nel caso delle estensioni x86 a 64 bit).
bhe non essendoci la scusa delle royalties cadono un po' le giustificazioni, ma probabilmente non vuole cadere nello stesso vortice che lei ha creato con le SSE: lei decide cosa, come e quando, e AMD deve implementarlo..

In realtà Intel può sviluppare quel che vuole, ma la sua influenza non è totale perché in sostanza sono i produttori di schede madri (tra cui Intel stessa, certo, ma non è il maggiore) che decidono se buttare tutto il know-how accumulato con l'HyperTransport o lasciar perdere questa idea clonata a incompatibile.

Grazie per i chiarimenti :)

AMD Ha implementato le SSE solo per dimostrare che su un Athlon queste vanno meglio che su un Pentium... consideriamo pure che le SSE sono la risposta di Intel alle 3DNow!

Per quanto riguarda l'HTT, Intel parte con 8 canali per processore, di cui quanti canali gireranno tra i core dello stesso processore?

In realtà Intel può sviluppare quel che vuole, ma la sua influenza non è totale perché in sostanza sono i produttori di schede madri (tra cui Intel stessa, certo, ma non è il maggiore) che decidono se buttare tutto il know-how accumulato con l'HyperTransport o lasciar perdere questa idea clonata a incompatibile.
Non l'ho capita: mi stai dicendo che Intel progetta questo CSI, e poi i produttori di schede madri mettono al suo posto l'HyperTransport?
Il CSI con cosa è incompatibile, di grazia?
Idea clonata, ma eppure sembra migliore... ma tu ne preferisci una peggiore ma "originale"?
"CSI will deliver all of the benefits of Hypertransport. And it will be found on chips with integrated memory controllers, putting Intel back on par with AMD.
But Intel isn't shooting for par. It's looking to reclaim the performance lead from AMD and has told one of its largest customers that CSI "has a lot lower latency"[...]"
Quantomeno aspettiamo che esca prima di denigrarla.

AMD Ha implementato le SSE solo per dimostrare che su un Athlon queste vanno meglio che su un Pentium...
No: le ha implementate perchè Intel all'epoca dettava legge (anche ora, ma meno), e non averle significava perdere il 30% di prestazioni con i programmi ottimizzati SSE.
consideriamo pure che le SSE sono la risposta di Intel alle 3DNow!Questo è vero ma la tua è una visione distorta della realtà: le 3DNow! sono un miglioramento delle MMX, introdotte da Intel, e le SSE sono un miglioramento delle sue MMX, e inoltre anche un miglioramento (sebbene non in tutti gli alcuni ambiti) delle 3DNow!
Per quanto riguarda l'HTT, Intel parte con 8 canali per processore, di cui quanti canali gireranno tra i core dello stesso processore?
Non ho capito la tua affermazione, ma io ho letto potrà connettere fino a 16 CPU.

"CSI will deliver all of the benefits of Hypertransport. And it will be found on chips with integrated memory controllers, putting Intel back on par with AMD.
But Intel isn't shooting for par. It's looking to reclaim the performance lead from AMD and has told one of its largest customers that CSI "has a lot lower latency"[...]"
Quantomeno aspettiamo che esca prima di denigrarla.

Vero, ma quello è marketing. Non a caso Intel sta confrontando CSI con la versione attuale di HTT, anche se all'orizzonte c'è già la versione 3 di questo protocollo...

Questo è vero ma la tua è una visione distorta della realtà: le 3DNow! sono un miglioramento delle MMX, introdotte da Intel, e le SSE sono un miglioramento delle sue MMX, e inoltre anche un miglioramento (sebbene non in tutti gli alcuni ambiti) delle 3DNow!


Si e no. MMX erano istruzioni SIMD ma non avevano capacità Floating point. Le 3DNow! si, ed in più avevano istruzioni dedicate a specifici compiti per i calcoli di grafica tridimensionale (primitivi rispetto a ciò che vediamo oggi). Le SSE uscirono un bel pò di tempo dopo ma non erano un miglioramento delle 3DNow! bensì erano parto di uno uno sviluppo a sè stante di casa Intel, e non a caso erano incompatibili con le 3DNow!.

PS: l'articolo su Inquirer è stato "corretto" e pare che non ci siano 8 link CSI per Nehalem (ma 8 link FBD :rolleyes: ahh.. Inquirer...)

L'HT che cè sugli Opteron e A64 attuali è la prima generazione. E non è nemmeno la più sofisticata supportata già alla prima release. Si potevano avere fino a 32 bit in uplink e 32 in downlink e non 16+16 come ora. La versione 2, già ratificata, prevede il tunneling trasparente del PCI-Ex sul link HT, altre migliorie minori e frequenze effettive fino a 1,4 GHz DDR, contro 1 GHz DDR di adesso. La 3.0 non so cosa altro porta. Per quanto riguarda le royalty: HT è royalty free solo per i membri del consorzio, altrimenti si paga... E mi pare che INTEL non lo sia... ;)

L'HT che cè sugli Opteron e A64 attuali è la prima generazione. E non è nemmeno la più sofisticata supportata già alla prima release. Si potevano avere fino a 32 bit in uplink e 32 in downlink e non 16+16 come ora. La versione 2, già ratificata, prevede il tunneling trasparente del PCI-Ex sul link HT, altre migliorie minori e frequenze effettive fino a 1,4 GHz DDR, contro 1 GHz DDR di adesso. La 3.0 non so cosa altro porta. Per quanto riguarda le royalty: HT è royalty free solo per i membri del consorzio, altrimenti si paga... E mi pare che INTEL non lo sia... ;)
In effetti è corretto, CSI si dovrà scontrare con HT 3.0, non con l'attuale, e bisogna vedere se sarà ancora superiore come Intel afferma.
Però non vedo questa "guerra sulle interconnessioni" così determinante, perchè d'altronde già ora Intel è molto inferiore tecnologicamente, e ciò non influisce poi così tanto nella "guerra delle prestazioni".
Allo stesso modo, non credo che HT.30 sarà così superiore all'attuale da determinare estremi miglioramenti di performance, molte cose sono inoltre utili sopratutto per ambiti server, quindi non ci tangono...
Sicuramente, ci sarà un miglioramento sia da una parte, che dall'altra, e questo non può essere che positivo.
Ma mi concentrerei di più su come sarà K8L e il suo antagonista.

L'HT che cè sugli Opteron e A64 attuali è la prima generazione. E non è nemmeno la più sofisticata supportata già alla prima release. Si potevano avere fino a 32 bit in uplink e 32 in downlink e non 16+16 come ora. La versione 2, già ratificata, prevede il tunneling trasparente del PCI-Ex sul link HT, altre migliorie minori e frequenze effettive fino a 1,4 GHz DDR, contro 1 GHz DDR di adesso. La 3.0 non so cosa altro porta. Per quanto riguarda le royalty: HT è royalty free solo per i membri del consorzio, altrimenti si paga... E mi pare che INTEL non lo sia... ;)

Per sua scelta ;) poteva contribuire e godersi i vantaggi... ma forse ha pensato che chi fa da sè fa per tre...

semplicemente quoto michelangelo

Il post #18 si riferisce al #6.

Riguardo ad un evetuale contributo di Intel allo sviluppo della tecnologia HyperTransport mi trovo daccordo con quanto affermato da leoneazzurro "ma forse ha pensato che chi fa da sè fa per tre..."...
Già, peccato che dall'altra parte non erano in tre...
Prevedo a breve un bello scontro di tecnologie: K8L Vs. Conroe e CIS contro HT3.0...Non so voi ma io sono curiosissimo di vedere cosa viene fuori.

Beh comunque prima di vedere CSI sulle CPU di uso più comune Core 2 Duo ne passerà un po' di tempo, quindi il problema attualmente non si pone.
;)

In effetti è corretto, CSI si dovrà scontrare con HT 3.0, non con l'attuale, e bisogna vedere se sarà ancora superiore come Intel afferma.
Però non vedo questa "guerra sulle interconnessioni" così determinante, perchè d'altronde già ora Intel è molto inferiore tecnologicamente, e ciò non influisce poi così tanto nella "guerra delle prestazioni".
Allo stesso modo, non credo che HT.30 sarà così superiore all'attuale da determinare estremi miglioramenti di performance, molte cose sono inoltre utili sopratutto per ambiti server, quindi non ci tangono...
Sicuramente, ci sarà un miglioramento sia da una parte, che dall'altra, e questo non può essere che positivo.
Ma mi concentrerei di più su come sarà K8L e il suo antagonista.

Link ad alta velocità sono necessari quando ci sono grosse molti di dati da trasferire. Sicuramente molte applicazioni potrebbero essere scarsamente influenzate nella situazione attuale, ma con CPU quad core messe in parallelo la domanda di banda passante abasse latenze aumenterà.

Link ad alta velocità sono necessari quando ci sono grosse molti di dati da trasferire. Sicuramente molte applicazioni potrebbero essere scarsamente influenzate nella situazione attuale, ma con CPU quad core messe in parallelo la domanda di banda passante abasse latenze aumenterà.
Bhe, già ora l'HT1 è ridondante, e aumenti di bandwidth (memoria o velcoità bus HT) per l'architettura AMD (che già ora viaggia su livelli parecchio elevati) non apportano benefici, né su single che dual core.. certo con il quad core si farà più complessa, ma so quanto..

Bhe, già ora l'HT1 è ridondante, e aumenti di bandwidth (memoria o velcoità bus HT) per l'architettura AMD (che già ora viaggia su livelli parecchio elevati) non apportano benefici, né su single che dual core.. certo con il quad core si farà più complessa, ma so quanto..

Ridondante fino ad un certo punto, certo Opteron scala meglio di Xeon al crescere del numero di CPU, ma all'aumentare del numero di core se non si aumenta anche la banda dell'HTT la capacità di scalare degraderebbe.