Link alla notizia: http://www.hwupgrade.it/news/cpu/17285.html

Architettura a 4 core, con cache da 6 Mbytes per ogni cpu, quella della prossima generazione di cpu della famiglia Itanium

Click sul link per visualizzare la notizia.

O cribbio 24MB Cache!!!

Il memory controller integrato ha un'implementazione simile a quella di AMD o è un approccio differente? Chissà se all'Intel stanno pensando di integrare il controller della memoria anche nei processori desktop...

contando che ogni bit di cache ha bisogno di 6 transistor per essere implementato...
24*1024*1024*8*6=1 miliardo 200 milioni e rotti di transistor!!
senza contare tutta la parte di indirizzamento..

Il memory controller integrato ha un'implementazione simile a quella di AMD o è un approccio differente? Chissà se all'Intel stanno pensando di integrare il controller della memoria anche nei processori desktop...


Non vorrei sbagliarmi, ma mi pare che si siano delle dichiarazioni rilasciate da Intel un pò di tempo fa, in cui si rende noto che non vi è intenzione di integrare il memory controller nelle CPU desktop (e forse anche la serie Xeon) in quanto è ritenuta una scelta troppo vincolante.

OT
Con una tecnologia denominata CSI, era quanto meno DOVEROSO chiamare i core "Grissom" :O
:rotfl:
/OT

ma che io sappia i progressi del CSI sono in alto mare...

Il Power 5+ già adesso ha 36MB di cache L2... Certo... E' memoria DRAM... Se questa L2 è SRAM, allora la cifra assume tutto un altro significato. Comunque gli Itanium 2 attuali già superano il miliardo di transistors... Non per niente costano un botto!

Ma i core saranno ancora VLIW oppure cambia approccio?

Il memory controller integrato ha un'implementazione simile a quella di AMD o è un approccio differente? Chissà se all'Intel stanno pensando di integrare il controller della memoria anche nei processori desktop...
Credo che Intel non passerà al memory controller integrato nelle CPU desktop almeno fino a quando sul mercato desktop non si vedrà una capillare diffusione delle FB-Dimm che permetterebbero di usare qualsiasi chip di RAM, siano essi DDR, DDR2 o DDR3.

Comunque ricordo che in passato si parlava di Itanium (IA64) per sistemi desktop e per motivi di software e costi non si sono mai diffusi, questo secondo me è un peccato :O

Boia... chissà che potenza :eek:

LOL! Core grissom...

Ma i core saranno ancora VLIW oppure cambia approccio?
beh, se la news non fa nessun riferimento a variazioni nella micro-architettura e, soprattutto, se la nuova cpu si chiamerà sempre "itanium"...difficile pensare ad un modello di architettura ex novo, no ? ;)

Non vorrei sbagliarmi, ma mi pare che si siano delle dichiarazioni rilasciate da Intel un pò di tempo fa, in cui si rende noto che non vi è intenzione di integrare il memory controller nelle CPU desktop (e forse anche la serie Xeon) in quanto è ritenuta una scelta troppo vincolante.

OT
Con una tecnologia denominata CSI, era quanto meno DOVEROSO chiamare i core "Grissom" :O
:rotfl:
/OT
non per ora, ma è nei (discretamente lontani) piani

Non vorrei sbagliarmi, ma mi pare che si siano delle dichiarazioni rilasciate da Intel un pò di tempo fa, in cui si rende noto che non vi è intenzione di integrare il memory controller nelle CPU desktop (e forse anche la serie Xeon) in quanto è ritenuta una scelta troppo vincolante.
Ho letto anch'io le dichiarazioni ma... si può sempre cambiare idea, specie se quest'idea è semplicemente lontana nel tempo come detto da MiKeLeZ. Se intendono implementare il controller integrato in Tukwila secondo me qualcosa di simile è allo studio anche per i desktop. Vedremo.

Credo che Intel non passerà al memory controller integrato nelle CPU desktop almeno fino a quando sul mercato desktop non si vedrà una capillare diffusione delle FB-Dimm che permetterebbero di usare qualsiasi chip di RAM, siano essi DDR, DDR2 o DDR3.

Comunque ricordo che in passato si parlava di Itanium (IA64) per sistemi desktop e per motivi di software e costi non si sono mai diffusi, questo secondo me è un peccato :O
scusa ma le FB-Dimm non avevano il memory controller integrato nel modulo di memoria? :confused:

Si, nel senso che il bus è indipendente dalla tecnologia di memoria, perchè c'è il chip buffer che probabilmente si occupa di tutto (refresh, un minimo di caching, gestione delle pagine ecc...). Ma poi i dati viaggiano su un bus e ci vuole il controller vero e proprio che "raccoglie" i dati da tutti i moduli di memoria...

Comunque ricordo che in passato si parlava di Itanium (IA64) per sistemi desktop e per motivi di software e costi non si sono mai diffusi, questo secondo me è un peccato :O

Mmmm...ti correggo...non si è diffuso principalmente per un solo motivo: perchè le prestazioni in ambito desktop facevano ridere :)

Ed è un peccato credo solo per te ed Intel ( soprattutto per Intel :D) visti i tanti soldi investiti e le magre vendite.

Non direi. Le prestazioni FPU anche con una CPU a 1,2GHz sono SPAVENTOSE. Benckmark, ovviamente ricompilati, dicono che gli Itanium 2 sono più veloci (in FPU) di un Opteron di frequenza doppia (in intero non sono più veolci, ma comunque è una CPU con frequenza molto bassa ed inoltre il confronto clock per clock non ha senso tra architetture diverse. E' più veloce. Punto. Ma costa il triplo. :asd: Punto.)...

L'Itanium è stato sì un flop ma dal punto di vista della sua penetrazione nell'ambito specifico, non lo è stato dal lato degli introiti che sono stati per Intel cospicui, visto il costo della piattaforma.
Il "muro di gomma" hardware contro cui ha sbattuto finora l'Itanium è stata la difficoltà a salire di clock con quell'architettura unita alla tecnologia con cui è stata realizzata. Altro "muro", chi compra Itanium resta legato a filo doppio ad Intel a causa del particolare compilatore impiegato, che deve sopperire alla mancanza di specifiche sezioni hardware preparando un codice altamente ottimizzato, in pratica il compilatore deve fare il lavoro che di solito fanno le attuali unità di predizione dei salti ed esecuzione fuori ordine delle moderne cpu x86, per intenderci. Un compilatore del genere è oneroso da "manutenere" e richiede spesso l'ottimizzazione manuale del codice in funzione dell'applicazione, indispensabile per avere il massimo dall'architettura. Itanium di per sé non è "un cattivo soggetto", ma che non si pensi di proporlo come sistema desktop al posto degli attuali "x86", il suo campo applicativo è molto specialistico ( calcolo scientifico ) e nel general purpose al giorno d'oggi fallirà nel far presa.
Alcune osservazioni.
Il clock non è più il metro di paragone dai tempi del K5 o dei Cyrix 686. Non lo è neanche il parametro "prestazioni/clock". Nei normali ambiti applicativi finalmente si è approdati alla valutazione "prestazioni/potenza consumata", oltre al costo si vauta anche il costo di esercizio. Cioè, tra due "scatole nere" è senz'altro da preferire quella che consumando 100 finisce il compito in 10 minuti invece di quella che consumando 130 lo finisca in 9, anche se dentro la prima scatola c'è una cpu a 5 GHz e nella seconda una a 3 GHz. Inoltre se l'accoppiata architettura + tecnologia mi consente di realizzare cpu da 5 GHz e oltre senza problemi e avere prestazioni 100 e consumo 100, è senz'altro da preferire ad un connubbio che a parità di prestazioni e consumo non consente però di andare oltre i 3 GHz. E' possibile che, a dispetto delle elevate frequenze della prima, a sorpresa debba essere la seconda architettura a richiedere modifiche oppure a cambiare processo costruttivo per andare avanti. :)
Il settore delle cpu è uno di quelli ove si compiono le "sfide contro l'impossibile", la sfida attuale è avere alta velocità e basso consumo e personalmente trovo la cosa più interessante dei campionati di calcio o dei "duelli" di F1 o moto GP, senza nulla togliere alla grandiosa spettacolarità di questi eventi! ;)

Si, nel senso che il bus è indipendente dalla tecnologia di memoria, perchè c'è il chip buffer che probabilmente si occupa di tutto (refresh, un minimo di caching, gestione delle pagine ecc...). Ma poi i dati viaggiano su un bus e ci vuole il controller vero e proprio che "raccoglie" i dati da tutti i moduli di memoria...
quindi i processori futuri avranno un "memory controller universale" che riuscirà a comunicare con ogni standard di memoria FB..giusto?

Più o meno... Lo standard FB-DIMM è unico. Cambierà solo la frequenza (e forse l'ampiezza del bus in stile HyperTransport di AMD... Non ne sono sicuro, ma credo di no). Sul modulo FB-DIMM ci potrà essere qualunque tecnologia di memoria, anche futura, posto che si costruisca il chip buffer da alloggiare sul modulo stesso, che da un lato parla con la RAM e dall'altro con la CPU...

Roadmap, quindi, ancora una volta allineata a quella AMD. Questo dovrebbe essere il principale concorrente del quad core AMD, di cui adesso mi sfugge il nome... :muro: