Link alla notizia: http://www.hwupgrade.it/news/memorie/17074.html

Samsung ha ufficializzato l'adozione di una nuova tecnologia che semplifica e riduce i costi di produzione di package multi chip

Click sul link per visualizzare la notizia.

Spettacolerrima, sono curioso di vedere la foto di un chip costruito con questa tecnologia.
Ora avremo chip maschio e femmina? :P
Ciao.

Spettacolerrima, sono curioso di vedere la foto di un chip costruito con questa tecnologia.
Ora avremo chip maschio e femmina? :P
Ciao.

:rotfl:

Secondo me hanno fregato il brevetto alla Lego per l'incastro dei "mattoncini di silicio" :D

...Scherzi apparte, mi sembra un tecnologia decisamente innovativa, e se garantirà effettivamente tutti i benefici riportati, rischia di diventare una delle innovazioni nel campo dell'integrazione (o forse è meglio dire del pakaging) più importanti degli ultimi anni.

Infine, senza nulla togliere a Samsung che personalmente ritengo un più che ottimo produttore sia di tecnologie che di prodotti, mi aspettavo una news del genere più sul versante IBM che non altrove...ben venga comunque :)

I vantaggi di questa tecnologia, inoltre, passano attraverso una riduzione della lunghezza delle interconnessioni: questo permette di ottenere un incremento delle prestazioni quantificato indicativamente nel 30% a motivo della riduzione della resistenza elettrica.

A me pare una bella semplificata. Se si costruisce una cpu a tot micron e una a meno micron, si aumentano le prestazioni? Se si riduce il percorso delle interconnessioni nei circuiti di elelltronica si aumentano le prestazioni? Non penso propio. Correggetemi se sbaglio.

A me pare una bella semplificata. Se si costruisce una cpu a tot micron e una a meno micron, si aumentano le prestazioni? Se si riduce il percorso delle interconnessioni nei circuiti di elelltronica si aumentano le prestazioni? Non penso propio. Correggetemi se sbaglio.

In teoria, si. In pratica facendo percorrere "meno strada" agli elettroni sulle piste che collegano le varie parti del chip, si aumentano le prestazioni, perchè le informazioni vengono elaborate più velocemente (in pratica i transistor si attivano più velocemente, per spiegarla in modo brutale). Prendi per esempio un aereo supersonico e un ipotetico aereo "iperluce". Entrambi sono in grado di andare dal punto a al punto B e scaricare il proprio carico con la stessa efficienza però l'aereo "iperluce" lo fa più velocemente, facendo sempre la stessa cosa, però. ;)

A me pare una bella semplificata. Se si costruisce una cpu a tot micron e una a meno micron, si aumentano le prestazioni? Se si riduce il percorso delle interconnessioni nei circuiti di elelltronica si aumentano le prestazioni? Non penso propio. Correggetemi se sbaglio.

si xke percorrendo meno strada puoi aumentare d piu la frequenza senza dover aumentare gli stadi della pipeline

In teoria, si. In pratica facendo percorrere "meno strada" agli elettroni sulle piste che collegano le varie parti del chip, si aumentano le prestazioni, perchè le informazioni vengono elaborate più velocemente (in pratica i transistor si attivano più velocemente, per spiegarla in modo brutale). Prendi per esempio un aereo supersonico e un ipotetico aereo "iperluce". Entrambi sono in grado di andare dal punto a al punto B e scaricare il proprio carico con la stessa efficienza però l'aereo "iperluce" lo fa più velocemente, facendo sempre la stessa cosa, però. ;)
Non ho capito l'esempio :fagiano:

:D :D

Non ho capito l'esempio :fagiano:

:D :D

Manco io, secondo me si è incartato nell'esporre. Dovrebbe essere una cosa del tipo:
Aereo A e B vanno veloci =, ma A deve fare un tragitto lungo X mentre B un tragitto lungo Y con Y<X. Mantenendo le stesse tabelle di marcia non ci sono differenze prestazionali, semplicemente B resterà fermo un po' + di tempo. Ma si può sfruttare il vantaggio di B per fargli fare + tragitti nello stesso arco di tempo (aumento frequenza) guadagnando in prestazioni.
Gli aerei A e B sono gli elettroni, vanno a velocità fissa e non si possono accelerare. Non calza proprio benissimo come esempio perchè poi non è che gli elettroni tornino indietro, ma grosso modo diciamo che un successivo aereo A' o B' deve aspettare che l'aereo A o B siano giunti a destinazione prima di poter partire.
Ciao.

speriamo che si possano fare dei panini
cpu memoria
memoria cpu
cpu memoriacpu
memoria memoria memoria
chipset
piedini

che fame
:)

speriamo che si possano fare dei panini
cpu memoria
memoria cpu
cpu memoriacpu
memoria memoria memoria
chipset
piedini

che fame
:)

E dire che una volta ti bastava la naftalina....

A me pare una bella semplificata. Se si costruisce una cpu a tot micron e una a meno micron, si aumentano le prestazioni? Se si riduce il percorso delle interconnessioni nei circuiti di elelltronica si aumentano le prestazioni? Non penso propio. Correggetemi se sbaglio.

Se sei interessato all'argomento esistono molti testi, da quelli di elettronica dei sistemi digitali
a quelli di elettronica per le radiofrequenze, che parlano di resistenze e capacita' parassite nei
conduttori e nelle giunzioni (ohmiche). Non e' che riducendo le capacita' parassite o le
resistenze viste dalle capacita' parassite ottieni immediatamente un aumento di prestazioni,
ottieni "solo" di aver diminuito i tempi minimi di risposta (semplifichiamo.... Tau proporzionale
a RC, dove C e' la capacita' parassita ed R la resistenza che questa "vede"), poi sta a chips
ben progettati pilotare a maggior velocita'.....

Cerchiamo di districarci con un esempino "facile-facile":
Guardiamo le attuali RAM (DRAM), che sono in pratica delle capacita'. Il tempo minimo
per far si che il segnale da esse proveniente sia leggibile dal controller diciamo che e'
Tau=RC . C non e' modificabile (la nostra ram e' in effetti costituita da capacitori), quindi
accorciare ed allungare le piste modifica R e permette di avere segnali leggibili in tempi
minori (questo e' anche il motivo principale per cui, sulle schede madri, la ram e' sempre
posizionata vicino alla CPU).

INTEL ha già una tecnologia adatta a questo scopop (non è uguale, ma fa la stessa cosa): la ha usata per i Pentium D: due chip separati, ma nello stesso package. E' più economico fare chip piccolo, da collegare successivamente, ma poi c'era il problema delle capacità parassite. Ora non più.

Se non ho capito male, lo scoop e' proprio l'abbattimento del Tau, che negli MCP
come quelli Intel finora era consistente...

Può darsi... Io non lo so... :D

Anche io ho semplificato il mio commento. D'accordo con quello che dite, un minimo di elettronica la conosco anche io. Ma io criticavo il 30%. Mi sembrava una semplificata tirare fuori questo numero. Mi sembra un pò troppo alto questo miglioramento prestazionale modificando soltanto i "percorsi elettrici".

Immagino appunto she il 30% sia una stima su quanto si potrebbe migliorare l' efficenza in una situazione ideale.
Quindi in pratica un farloccata prettamente commerciale.
Ma visto che comunque si aggiunge ad una riduzione della dimensione e ad una semplificaziione dell' integrato, sarà implementata di buon grado.
Uno step tecnologico innegabile, che sarà probabilmente sfruttato al meglio in 2/3 generazioni.

sono l'unico che ha intuito che con "aumento delle prestazioni" intendono che di fatto verra' aumentato il limite massimo di frequenza raggiungibile? non e' forse esso attualmente connesso con l'architettura fisica dei processori?

magari mi sbaglio ma mi sembra la cosa piu' plausibile.

Quindi, stando cosi le cose, dovrebbero abbattersi anche i costi di produzione no?
Mi domando come uscirà con il confronto con i nanotubi... :)

Anche io ho semplificato il mio commento. D'accordo con quello che dite, un minimo di elettronica la conosco anche io. Ma io criticavo il 30%. Mi sembrava una semplificata tirare fuori questo numero. Mi sembra un pò troppo alto questo miglioramento prestazionale modificando soltanto i "percorsi elettrici".

Bisognerebbe vedere che conti sono stati fatti per raggiungere quel 30%. Senza quei calcoli dire che è una semplificazione è un po aleatorio.