Link alla notizia: http://www.hwupgrade.it/news/cpu/16741.html

AMD prepara il contrattacco alla prossima generazione di processori Xeon basati su core Woodcrest: per adesso solo una sigla, K8L

Click sul link per visualizzare la notizia.

Mi sembra fantastico...
Ma il consumo dovuto alla Cache, con questa soluzione, lo stesso aumenterà?

sentendo parlare di compatibilità coi socket mi ero illuso che fosse anche per il 939.
Sigh! :(

però...
4 MB per core sono davvero tanti!

ma io nn ho ancora capito una cosa lo sò sono ignorante, ma che differenza c'è tra gli opteron e i athlon?? sò che uno è x server e l'altro x pc desktop ma in termini pratici in che si differenziano?? cioè un opteron x un pc normale perchè nn va bene??

un gran bella innovazione la Z-Ram!!!! ridurre la dimensione dellacache dell' 80% è importantissimi in questi processori che hanno più spazio dedicato alla cache che al core vero.

Diciamo che con la tecnologia SOI e la Z-Ram AMD riuscirà a mantenere dei costi paragonabili ai processori intel a 65nm.

Alla fine quello che conta sono i risultati e con 4MB di cache e soprattutto il doppio della capacità di calcolo in virgola mobile si spera che il K8L possa surclassare l'architettura CORE di intel

Vi segnalo un interessantissimo articolo sull'evoluzione delle architetture intel:

http://www.realworldtech.com/includes/templates/articles.cfm?ArticleID=RWT030906143144&mode=print

@Leo boss
Gli Opteron vanno più che bene per i pc normali, sono poco diffusi perchè fino a poco tempo fa costavano più degli Athlon64/FX ed erano solo su zoccolo 940 in accoppiata alle memorie ECC che garantiscono un'integrità dei dati maggiore di quella offerta dalle normali memorie d'uso comune sui desktop. Da qualche tempo gli Opteron più economici, serie 100, sono stati resi compatibili con il socket 939 e le memorie DDR normali, una motherboard con socket 939 "vecchia" di solito li supporta aggiornando il bios, anche dual core. I "serie 100" hanno tre link Hypertransport destinati al trasferimento veloce dei dati invece del singolo link degli A64/FX il che lascia loro possibilità maggiori d'impiego in workstation professionali. Gli Opteron delle serie superiori 200 e 800, tramite i link Hytertransport memory coherent, a seconda della serie consentono di realizzare sistemi multiprocessore fino a 8 cpu senza ricorrere a chip di interconnessione. Dal punto di vista dello smanettone, l'unico neo degli Opteron è avere il moltiplicatore bloccato in salita, per il resto sono le cpu più performanti tra gli AMD x86 perchè possono raggiungere frequenze di overclock più elevate di quelle degli altri componenti della famiglia. Ci sono altre differenze tra Opteron e A64/FX, ma quelle più evidenti sono queste. :)

Grazie infinite ho le idee un pò + chiare ora quindi diciamo che oltre l'ultima tua considerazione riguardante la diversa scalabilità delle frequenze che si possono raggiungere nell'overclock e le diverse modalità di gestione dei dati, la differenza sta nel prezzo!! ovvero gli opteron sono molto + cari ma forniscono prestazioni maggiori adatte ad un utilizzo professionale

bene per la potenza in più a livello di FPU (anche se in realtà a quant'ho capito io ci dovrebbe essere un raddoppio delle unità FP, il che non si traduce in un raddoppio di potenza) tuttavia potrebbe non bastare, in particolar modo quando una sfilza di applicazioni server fanno in realtà uso intensivo degli interi

in ogni caso, AMD sembra intenzionata a spingere proprio nell'ambito della virgola mobile e nel vettoriale, a quanto sembra da questi rumor:

http://www.theinquirer.net/?article=30318

sarebbe veramente interessante, ci troveremmo di fronte a una sorta di cell ma x86, ovvero al top nel general purpose (anche se magari un poco indietro rispetto alle nuove cpu di intel) e al top nel vettoriale (clearspeed fa processori che con 5 watt di consumo tirano fuori 50 gflops, se ricordo bene)...

tra l'altro colgo l'occasione per segnalare che lo strapotere dei processori conroe rispetto agli AMD potrebbe essere ridimensionato da nuovi benchmark, perchè mi sono accorto che tutti i banch fatti riguardano applicazioni che fanno un buon uso di SSE: a questo punto i risultati è facile siano influenzati dalle (ottime) migliorie a SSE introdotte dalle nuove CPU conroe... anche perchè un incremento così importante solo negli interi (parlo per ciclo di clock), beh, sarebbe veramente esagerato...

Grazie infinite ho le idee un pò + chiare ora quindi diciamo che oltre l'ultima tua considerazione riguardante la diversa scalabilità delle frequenze che si possono raggiungere nell'overclock e le diverse modalità di gestione dei dati, la differenza sta nel prezzo!! ovvero gli opteron sono molto + cari ma forniscono prestazioni maggiori adatte ad un utilizzo professionale


veramente te le ha confusa le idee (almeno x i "link"...e almeno x quanto ne so io)...gli opteron serie "1xx" ke si possono montare su socket 939 hanno un SOLO link HTT (come gli A64)...le serie invece "2xx" e "8xx" hanno rispettivamente 3 e 8 link HTT permettendo di "creare" sistemi multiprocessore e la compatibilità verso memorie ECC...ciao

Opteron serie 1xx 1 link HyperTransport
Opteron serie 2xx 3 link HyperTransport
Opteron serie 8xx 3 link HyperTransport

Non scrivo cose per sentito dire ma cose di cui sono a conoscenza personale per lavoro o per hobby.

http://www.amd.com/us-en/Processors/ProductInformation/0,,30_118_8796_9240,00.html?redir=CPOS14

Prima di commentare argomenti che evidentemente si ignorano è meglio informarsi. O tacere ;)

però...
4 MB per core sono davvero tanti!
Puoi dirlo forte, spero che si facciano sentire in modo determinante, sarebbe auspicabile una cpu così nel prossimo futuro, tasche permettendo.

mi sa che qualcuno qui fa confusione tra link hypertransport e numero massimo di "way" massime supportate dai processori che sono una per la serie 1xx, fino a 2 per la serie 2xx, e fino a 8 per la serie 8xx

Probabilmente è come dice Shrubber e giusto per fare un po' di chiarezza che non guasta mai aggiungo qualcosina...
L'Opteron 100 ha tre link HT, nessuno cache coherent, non è adatto per sistemi multiprocessore così com'è. La serie 200 ha tre link HT, uno di questi a scelta cache coherent, adatta per sistemi biprocessore ( due vie ). La serie 800 ha tre link HT, tutti cache coherent, adatta per sistemi sino a 8 processori ( 8 vie ) come illustrato da questa immagine:
http://anandtech.com/cpuchipsets/showimage.html?u=http://images.anandtech.com/reviews/cpu/amd/hammer/8way.gif
Hammer, prima denominazione dell'Opteron, ha dimostrato d'essere un progetto particolarmente buono, ha tenuto a lungo con poco lifting e se qualche ruga si vede è d'esperienza, non di obsolescenza, gli eredi a tempo debito dimostreranno di essere all'altezza della fama di chi li ha preceduti! Nel frattempo mi procuro un altro paio di Opty dual serie 100 prima che diventi difficile reperirli. :)

x la redazione.

Mi permetto di dire che le SRAM non usano condensatori, ma 4 0 6 transistors (celle 4T o 6T). Poi ci sono le DRAM, che usano un transistor ed un condensatore (celle 1T). La tecnologia Z-Ram serve per creare DRam con un solo transistor, sfruttando la capacità parassita di questo come condensatore. E' per questo che la superfice è 1/5: si sostituisce SRAM con DRAM. Si poteva fare anche prima, ma senza Z-RAm non si sarebbe avuto 1/5 di occupazione, ma forse 1/3 e quindi il vantaggio non sarebbe stato evidente...

sentendo parlare di compatibilità coi socket mi ero illuso che fosse anche per il 939.
Sigh! :(

Preparati a cambiare scheda madre. :D

tra l'altro colgo l'occasione per segnalare che lo strapotere dei processori conroe rispetto agli AMD potrebbe essere ridimensionato da nuovi benchmark, perchè mi sono accorto che tutti i banch fatti riguardano applicazioni che fanno un buon uso di SSE: a questo punto i risultati è facile siano influenzati dalle (ottime) migliorie a SSE introdotte dalle nuove CPU conroe... anche perchè un incremento così importante solo negli interi (parlo per ciclo di clock), beh, sarebbe veramente esagerato...
Non vedo come questo ridimensioni le prestazioni di Conroe. Accelerare l'esecuzione di codice SSE non è proprio "barare". Le estensioni SSE non sono certo una novità, ma ormai vengono ampiamente sfruttate dalle applicazioni che possono trarne giovamento. Direi piuttosto che entrambi i produttori hanno puntato sui settori nei quali già erano più forti: Intel sulla codifica video e AMD sul floating point. Personalmente, ritengo questa tendenza negativa. Enfatizzando le differenze, ci ritroveremo con due architetture compatibili sulla carta, ma abbastanza specializzate da forzare la scelta fra l'una o l'altra sulla base delle applicazioni che si intendono utilizzare. Insomma, continuando su questa strada, addio al PC "general-purpose" come ci siamo abituati a considerarlo.

con piccole modifiche e pochi soldi spesi.....amd farà battaglia senza fatica con le nuove architteture intel.... ovviamente se ne parla fra sei mesi.....

bjt 2.....se le sram sono senza condensatore la redazione ha ragione...le zram sono sram.... visto che le z ram consentono di togliere il condensatore....

Le zRam sono sempre DRAM (hanno bisogno del refresh), ma le cariche si accumulano nel mosfet, anzichè in un condensatore separato.

In realtà la differenza tra ZRAM e DRAM normale è che nelle seconde c'è un condensatore integrato appositamente, mentre le prime utilizzano l'effetto di campo proprio dei substrati SOI (Silicon On Insulator) per realizzare un condensatore parassita di elevata capacità a costo di spazio nullo (la carica non si accumula propriamente "NEL" mosfet). Senza SOI le ZRAM non sono realizzabili (a costi contenuti).

appena o letto la notizia o iniziato ad avere dubi. Utilizzando per la cache (che ora è in sram) memorie dram like (ke siano dram vere o zram) si diminuisce si lo spazio ma secondo me ci si rimette. infatti hanno i seguenti problemi:
1)bisogno del refresh = piu consumo, piu calore etc etc
2)saranno inevitabilmente piu lente (comincieremo a tirare anche i timing della cache?) visto che durante il refresh non si puo accedere alla memoria

poi non riesco a capire come si fa a spingere delle ram a condensatore oltre i 3 ghz visto che le attuali (che trallaltro usano un quasi vero condenzatore e non il soi) sopra i 200 mhz danno fastidio

Hai ragione, Leoneazzurro... Mi sa che ho semplificato troppo... :D

x isd88

Il refresh influisce pochissimo, perchè la probabilità che ti serva proprio quella linea di cache proprio mentre fai il refresh è bassissima, visto che dura un ciclo di accesso (pochi ns) ogni decina di ms (non ricordo il periodo preciso di refresh) e poi il "rallentamento" che comporta è solo di pochi ns, il tempo di fare un ciclo di scrittura. Per quanto riguarda le velocità: il problema è che i chip di DRAM devono avere dei sense amplifier molto potenti, perchè devono pilotare una linea che arriva fino al controller della memoria, esterna al chip, quindi con una capacità parassita elevatissima. Più è alta questa capacità parassita, più lenta sarà la memoria. Essendo on-chip, le capacità parassite saranno enormemente più basse e quindi i tempi di lettura saranno comparabili a quelle di una cache statica. Infatti il chip della XBox ha una EDRam on chip da 10MB, i Power 5 ed i Power 5+ hanno 18 e 36MB rispettivamente di cache (non ricordo se L2 o L3) che è DRAM. Anche qui non è detto che si farà cache L2. Magari ogni core avrà il suo bravo MB di cache L2 statica (giusto per non cambiare troppo il core) e poi ci sarà una mega cache L3 da 4, 8, 16 o 32MB dinamica e condivisa... Poi la cache L2 statica normale ha comunque una latenza di più di 10 cicli (mi pare 13, 14 negli A64 e più o meno lo stesso, nei Pentium 4, ma avendo frequenza superiore, la latenza è di meno in termini di ns, ma non ricordo esattamente)

Hai ragione, Leoneazzurro... Mi sa che ho semplificato troppo... :D

x isd88

Il refresh influisce pochissimo, perchè la probabilità che ti serva proprio quella linea di cache proprio mentre fai il refresh è bassissima, visto che dura un ciclo di accesso (pochi ns) ogni decina di ms (non ricordo il periodo preciso di refresh) e poi il "rallentamento" che comporta è solo di pochi ns, il tempo di fare un ciclo di scrittura. Per quanto riguarda le velocità: il problema è che i chip di DRAM devono avere dei sense amplifier molto potenti, perchè devono pilotare una linea che arriva fino al controller della memoria, esterna al chip, quindi con una capacità parassita elevatissima. Più è alta questa capacità parassita, più lenta sarà la memoria. Essendo on-chip, le capacità parassite saranno enormemente più basse e quindi i tempi di lettura saranno comparabili a quelle di una cache statica. Infatti il chip della XBox ha una EDRam on chip da 10MB, i Power 5 ed i Power 5+ hanno 18 e 36MB rispettivamente di cache (non ricordo se L2 o L3) che è DRAM. Anche qui non è detto che si farà cache L2. Magari ogni core avrà il suo bravo MB di cache L2 statica (giusto per non cambiare troppo il core) e poi ci sarà una mega cache L3 da 4, 8, 16 o 32MB dinamica e condivisa... Poi la cache L2 statica normale ha comunque una latenza di più di 10 cicli (mi pare 13, 14 negli A64 e più o meno lo stesso, nei Pentium 4, ma avendo frequenza superiore, la latenza è di meno in termini di ns, ma non ricordo esattamente)

non sapevo che il refresh si facesse riga per riga. cmq io avevo letto che ci avrebbero fatto anche la cache l1

Ok, non è detto proprio riga per riga, ma in una DRAM, che è organizzata per righe e colonne, il refresh va riga per riga. E' probabile che anche li sia così... Facciamo due conti:

I chip di DRAM si tendono a fare quadrati (credo per questioni di omogeneità di wafer). Supponiamo di fare una cache da 32MB. Sono 32x8=256MBit. La matrice più quadrata possibile è 16384 bit x16384 bit.

16384 bit sono 2KBytes. In 2KBytes ci sono 32 linee da 64 bytes. Quindi, per una cache da 32MB un refresh tiene impegnati per qualche ns 32 linee di cache ogni decine di ms, quindi meno dell 0,1% del tempo. Quindi la probabilità che una richiesta di lettura/scrittura debba avere il doppio della latenza è dello 0,1%. Direi che è un costo accettabile, considerando che questo consente di avere RAM molto più grandi e sopratutto che consumano di meno. Una cosa che non si considera è che un bit di SRAM è composto da 6 transistors che continuamente consumano corrente per mantenere il bit. Un bit di DRAM, invece, consuma un po' di energia solo al momento del refresh o della scrittura (anche la lettura, che implica un refresh).