Link alla notizia: http://www.hwupgrade.it/news/cpu/16339.html

AMD si appresta a introdurre le nuove versioni di processore Athlon e Opteron, dotate di supporto alla memoria DDR2. Verfichiamone le innovazioni specificamente introdotte

Click sul link per visualizzare la notizia.

"ciascuno i due blocchi di cache L1 da 64 Mbytes ciascuno"
Forse 64k

se con 1,350v tenevano i 2100mhz e ora con la nuova revision si presume i 2600mhz, azz promettono oc mostruosi....non immagino quando giungeranno i 65 nano.....

Sinceramente la cache L2 non mi pare abbia subito grandi cambiamenti (di posizione quantomeno).

Sono proprio curioso di vedere il rendimento di questi processori come rapporto prestazioni/consumi.

Che si sappia il links Hyper Transport resteranno invariati?

Bhè...un aumento da 194 a 200 millimetri quadrati non mi sembra un aumento molto lieve.
26 millimetri non son pochi no?
Ovviamente dal mio punto di vista;)

Domandina:

Quando ci vengono mostrate le foto del die del processore, in realtà vediamo:

- Il core effettivo con tutti i transistor? (cioè, mi spiego in maniera molto brutale: vediamo il "piano terra" del wafer)

- Oppure vediamo "i piani superiori"? (cioè il core già dotato dei vari layer di metallizzazione)

E' una domanda che vi può sembrere inutile, mi ha sempre incuriosito!

e dire che a occhio mi sembrano veramente simili.
la disposizione è praticamente uguale.
Ovviamente ad occhio perchè immagino nel piccolo di diverso ci sia molto di più.

BYEZZZZZZZZZZZ

Che si sappia il links Hyper Transport resteranno invariati?
mi sembra che dovrebbe essere sempre a 2ghz, anche se in versione 2.0 (ma potrei ricordarmi male)...
una cosa interessante sarebbe sapere qualcosa circa il fsb... col supporto di ddr2 800, si potrebbe pensare ad un fsb di 400 :) il che porterebbe ad un raddoppio delle banda della memoria rispetto alle normali ddr, tuttavia una cosa del genere sarebbe possibilie solo se venissero usati moltiplicatori con .5 ( ad esempio 10.5 - 11 - 11.5 ... ) in modo da avere frequenze di processori che variano di 200mhz alla volta, proprio come avviene ora, ma con moltiplicatori interi... chi ne sa qualcosa?

interessante la nuove revision F dell'Athlon 64 socket M2.
Io sapevo che gli Athlon 64 M2 avrebbero supportato fino alle DDR2-667,ma se supporta anche le DDR2-800 magari con delle latenze decenti tanto di cappello.

x ShadowX84:
Credo i piani superiori!

ma secondo voi per marzo si potrebbero gia trovare in commercio i primi processori revison F e mobo socket M2 ?

e dire che a occhio mi sembrano veramente simili.
Certo si vede il passaggio a 0.065 però la disposizione è praticamente uguale.
Ovviamente ad occhio perchè immagino nel piccolo di diverso ci sia molto di più.

BYEZZZZZZZZZZZ

Mi sa che ti stai sbagliando, queste CPU sono stampate ancora a 90 nm. I cambiamente sono lievissimi e non risco a capire che in che cosa si differenzia il posizionamento della L2 :mbe: ?!

Comunque se il ci sarà supporto alle DDR2-800 si prevede una FSB400 con moltiplicatori frazionari (come evidenziato da xsatoshix) ma con un FSB così si potrà dire addio all'OC IMHO, il limite di innalzamento del FSB sarebbe troppo vicino alla soglia e con moltiplicatori presumibilmente molto bassi non si potrebbe fare molto (anche se fossero sbloccati verso il basso) :(

Per esempio un ipotetico sostituto del 4000+ sarebbe 400*6 (le prestazioni non sarebbero uguali però) comunque per fare OC si dovrebbe abbassare il motliplicatore e salire molto di BUS, tipo 500*5.5 oppure si potrebbe passare a 450*6 ma non so quanto sia possibile perché già ora molte mainboard non arrivano a quelle soglie di BUS :what:

[...]una cosa interessante sarebbe sapere qualcosa circa il fsb... col supporto di ddr2 800, si potrebbe pensare ad un fsb di 400 :) il che porterebbe ad un raddoppio delle banda della memoria rispetto alle normali ddr, tuttavia una cosa del genere sarebbe possibilie solo se venissero usati moltiplicatori con .5 ( ad esempio 10.5 - 11 - 11.5 ... ) in modo da avere frequenze di processori che variano di 200mhz alla volta, proprio come avviene ora, ma con moltiplicatori interi... chi ne sa qualcosa?

Se avranno da subito il supporto alle DDR 800 allora e' quantomeno logico aspettarsi il memory controller a 400MHz. Speriamo riescano a contenere la latenza di accesso.

Speriamo che ASRock cacci fuori la schedina d'espansione per le mobo Dual :D

Se avranno da subito il supporto alle DDR 800 allora e' quantomeno logico aspettarsi il memory controller a 400MHz. Speriamo riescano a contenere la latenza di accesso.
non c'è molto da sperare, a 800 ben che vada le latenze saranno 4-4-4-12 immagino, sotto è difficile scendere :( IMHO rimane migliore una soluzione 667 con 3-3-3-8 o meglio ancora 3-2-2-8 :O

Mi sa che ti stai sbagliando, queste CPU sono stampate ancora a 90 nm. I cambiamente sono lievissimi e non risco a capire che in che cosa si differenzia il posizionamento della L2 :mbe: ?!

Comunque se il ci sarà supporto alle DDR2-800 si prevede una FSB400 con moltiplicatori frazionari (come evidenziato da xsatoshix) ma con un FSB così si potrà dire addio all'OC IMHO, il limite di innalzamento del FSB sarebbe troppo vicino alla soglia e con moltiplicatori presumibilmente molto bassi non si potrebbe fare molto (anche se fossero sbloccati verso il basso) :(

Per esempio un ipotetico sostituto del 4000+ sarebbe 400*6 (le prestazioni non sarebbero uguali però) comunque per fare OC si dovrebbe abbassare il motliplicatore e salire molto di BUS, tipo 500*5.5 oppure si potrebbe passare a 450*6 ma non so quanto sia possibile perché già ora molte mainboard non arrivano a quelle soglie di BUS :what:

domanda:
ma sugli Athlon64 è possibile fare moltiplicatori frazionati?

domanda:
ma sugli Athlon64 è possibile fare moltiplicatori frazionati?
Attualmente sono disponibili solo per la frequenza della CPU però impostandoli la memoria funzionerà in asincrono perché non dispone di questo tipo di divisori/moltiplicatori. E' probabile che con l'avvento delle DDR2 e delle alte frequenze che richiedono implementino i divisori frazionari anche per le RAM ;)

Si si possono impostare, ma le ram poi vanno per i caxxi loro... a quanto pare la frequenza delle ram si determina dividendo la frequenza della cpu (quando stai in sincrono) per il moltiplicatore, ma lui lo approssima per eccesso non so perché (quindi la frequenza delle ram è più bassa rispetto).

CPU=200*9.5=1900mhz
RAM=1900/10=190mhz

Interessante il discorso sul voltaggio e frequenza max, mi attendo ulteriori incrementi in oveclock, i 65nm daranno in futuro un ulteriore incentivo in tal senso.

mi sembra che dovrebbe essere sempre a 2ghz, anche se in versione 2.0 (ma potrei ricordarmi male)...
una cosa interessante sarebbe sapere qualcosa circa il fsb... col supporto di ddr2 800, si potrebbe pensare ad un fsb di 400 :) il che porterebbe ad un raddoppio delle banda della memoria rispetto alle normali ddr, tuttavia una cosa del genere sarebbe possibilie solo se venissero usati moltiplicatori con .5 ( ad esempio 10.5 - 11 - 11.5 ... ) in modo da avere frequenze di processori che variano di 200mhz alla volta, proprio come avviene ora, ma con moltiplicatori interi... chi ne sa qualcosa?

mi autoquoto... ormai rasento la demenza... :D
cmq, ripensandoci, il controller memoria integrato opera alla frequenza del processore quindi un porcessore 2ghz-200*10 potrebbe essere in grado di saturare la banda messa a diposizione da ram che funzioneno fino a 2000... teoricamente, quindi pur mantenedo un fsb a 200, un amd64 dovrebbe poter sfruttare ddr2 533,666,800 ecc... funzionando in asincrono. il tutto imho :confused:
qualcuno che fa chiarezza? :help:

non c'è molto da sperare, a 800 ben che vada le latenze saranno 4-4-4-12 immagino, sotto è difficile scendere :( IMHO rimane migliore una soluzione 667 con 3-3-3-8 o meglio ancora 3-2-2-8 :O

Quelle di cui parli sono pero' le latenze intrinseche dei moduli di memoria, alle quali vanno poi aggiunte quelle del memory controller (e, a seconda dei casi, del bus verso la CPU).
Sulle latenze dei moduli penso che un produttore di cpu (e/o chipsets) possa solo dare delle linee guida, al contrario del memory controller nel quale puo' "agire direttamente".

Mi sa che ti stai sbagliando, queste CPU sono stampate ancora a 90 nm. I cambiamente sono lievissimi e non risco a capire che in che cosa si differenzia il posizionamento della L2 :mbe: ?!


yes mi sbaglio ;)
mi ero confuso con i nuovi che usciranno nel 2007
ero convinto anche i windsor fossero 0.065 invece come dici sono giustamente 0.09 :)

BYEZZZZZZZZZZZ

Comunque se il ci sarà supporto alle DDR2-800 si prevede una FSB400 con moltiplicatori frazionari (come evidenziato da xsatoshix) ma con un FSB così si potrà dire addio all'OC IMHO, il limite di innalzamento del FSB sarebbe troppo vicino alla soglia e con moltiplicatori presumibilmente molto bassi non si potrebbe fare molto (anche se fossero sbloccati verso il basso) :(

mi ricordo si fosse accennato alle 667 non 800
forse sarà un supporto del tipo le vediamo ma non le sfruttiamo, anche se vista l'architettura AMD non credo ci siano problemi

BYEZZZZZZZZZZZ

ma per i nucleo singolo cosa si sa ?

Sempre più CATTIVE le nuove Cpu di casa AMD!
Continui miglioramenti, affinamenti sia strutturali che processi produttivi.

Ottimo davvero, verranno fuori delle ottime CPU (anche se con la riserva di 1 standard DDR2 intermedio, come "vita media" di questa generazione di memorie volatili).

In positivo, sicuramente. :cool:

Ah... il "reDising"..? Che è? E' 1 errore di battutura o c'è un termine che intende una cosa specifica..? Pensavo lintendavaste scrivere re-disign, ossia riprogettazione, aveva un senso così.

Mi sa che ti stai sbagliando, queste CPU sono stampate ancora a 90 nm. I cambiamente sono lievissimi e non risco a capire che in che cosa si differenzia il posizionamento della L2 :mbe: ?!


nella foto non si nota molto perchè le cache sono posizionate entrambe alla stessa maniera. ma la cache nel secondocaso è molto più densa e mi sembrano essserci diversità strutturali.


Comunque se il ci sarà supporto alle DDR2-800 si prevede una FSB400 con moltiplicatori frazionari (come evidenziato da xsatoshix) ma con un FSB così si potrà dire addio all'OC IMHO, il limite di innalzamento del FSB sarebbe troppo vicino alla soglia e con moltiplicatori presumibilmente molto bassi non si potrebbe fare molto (anche se fossero sbloccati verso il basso) :(

Per esempio un ipotetico sostituto del 4000+ sarebbe 400*6 (le prestazioni non sarebbero uguali però) comunque per fare OC si dovrebbe abbassare il motliplicatore e salire molto di BUS, tipo 500*5.5 oppure si potrebbe passare a 450*6 ma non so quanto sia possibile perché già ora molte mainboard non arrivano a quelle soglie di BUS :what:

Il FSB in senso canonico non esiste, comunque la frequenza del clock generator dalle voci circolate pare che sarà di 333 MHz, ed è probabile che AMD usi moltiplicatori non interi (4,5, 5,5 , ecc.). Attualmente già gli A64 attuali supportano RAM diverse dalla DDR 400 usando rapporti di sincronismo nei confronti del clock generator non interi in tutti i casi.
Un articolo interessante al riguardo è questo:

http://www.anandtech.com/cpuchipsets/showdoc.aspx?i=2497

Ma nessuno "segnala" l'avvento di Palladium?
Tutti con poca memoria eh ... :)

Simpatico il fatto sia più grosso, dissiperà meglio.

I 2,6Ghz con 1,35V voglio proprio vederli comunque... :stordita:

bene il prodotto già com'è, benissimo i miglioramenti ma... una cpu nuova quando arriva? mi spiego: intel non è che dormirà ancora per molto... con le nuove cpu desktop basate sulla tecnologia del pentium m c'è il rischio per AMD, se intel riesce nell'intento di prendere ciò di buono che c'è nel pentium m e ciò di buono che c'è nel pentium 4, di trovarsi in situazione di svantaggio tecnologico, che attualmente è l'unico elemento di vantaggio che ha (perchè a livello di processo produttivo, costi produttivi e radicamento del marchio è indietro)...

io vorrei sentir parlare di core di nuova generazione di AMD, i miglioramenti di quelli attuali vanno benissimo però bisogna anche pensare al futuro

Come ha detto leojneazzurro, nell'A64 non esiste l'FSB.

Esiste un clock di riferimento, che fino ad ora era 200MHz.

Poi il bus HTT può andare fino a 5x in DDR, per un totale di 1GHz (x2)

Poi c'è la CPU che può avere vari moltiplicatori (io credevo che fossero interi, anche perchè tutte le CPU vanno di 200 in 200 MHz).

Il controller RAM va alla stessa frequenza della CPU.

Le RAM SONO SEMPRE IN SINCRONO e vanno come CPU/n, in DDR. Questo n è settato dal BIOS e dal software per i C&Q in base alla frequenza corrente desiderata della RAM e alla frequenza corrente della CPU. In alcuni casi la memoria potrebbe andare a frequenze un po' inferiori (per esempio 125 invece di 133, 160 invece di 166 ecc...)

Non credo che il clock principale si sposti (altrimenti le frequenze non potranno andare di 200 in 200), ma credo che aumenti il moltiplicatore massimo dell'HTT.

le foto, credo fornite da AMD stessa, sembrano fatte apposta per far sembrare la revision "E" obsoleta e la "F" nuova fiammante e pronta a sbaragliare la concorrenza

Come ha detto leojneazzurro, nell'A64 non esiste l'FSB.

Esiste un clock di riferimento, che fino ad ora era 200MHz.

Poi il bus HTT può andare fino a 5x in DDR, per un totale di 1GHz (x2)

Poi c'è la CPU che può avere vari moltiplicatori (io credevo che fossero interi, anche perchè tutte le CPU vanno di 200 in 200 MHz).

Il controller RAM va alla stessa frequenza della CPU.

Le RAM SONO SEMPRE IN SINCRONO e vanno come CPU/n, in DDR. Questo n è settato dal BIOS e dal software per i C&Q in base alla frequenza corrente desiderata della RAM e alla frequenza corrente della CPU. In alcuni casi la memoria potrebbe andare a frequenze un po' inferiori (per esempio 125 invece di 133, 160 invece di 166 ecc...)

Non credo che il clock principale si sposti (altrimenti le frequenze non potranno andare di 200 in 200), ma credo che aumenti il moltiplicatore massimo dell'HTT.


Esatto.
per il momento comunque i moltiplicatori della frequenza dela CPU sono interi (e lo saranno forse anche sulle prime serie AM2), mentre per le prossime serie si vocifera anche di moltiplicatori non interi.

Bhè...un aumento da 194 a 200 millimetri quadrati non mi sembra un aumento molto lieve.
26 millimetri non son pochi no?
Ovviamente dal mio punto di vista;)

Domandina:

Quando ci vengono mostrate le foto del die del processore, in realtà vediamo:

- Il core effettivo con tutti i transistor? (cioè, mi spiego in maniera molto brutale: vediamo il "piano terra" del wafer)

- Oppure vediamo "i piani superiori"? (cioè il core già dotato dei vari layer di metallizzazione)

E' una domanda che vi può sembrere inutile, mi ha sempre incuriosito!

per pura funzione proporzionale, la revisionF ha il 2% di spazio in piu' rispetto a quanti transistor ha in rapporto alla revisionE, e non e' poco, considerando che da thoroA a thoroB si aggiunse il 4% di superfice, con i vantaggi che conosciamo.

per il die, quelle dovrebbero essere radiografie ai raggiX, percio' credo si tratti di tutto il core in 3D e non solo di uno strato.

per quanto riguarda lo spostamento della L2, questa e' piu' piccola, ed e' spostata sensibilmente verso il centro del die.
Considerando che la caches e' l'elemento che consuma e scalda di piu', perche' refreshato da ogni clock, spostarlo al cento del die consente uno sfruttamento migliore della propagazione del calore nel die e della conseguente estrazione termica fatta da parte del dissipatore.

A me nn sembra che i due die siano identici come grandezza di litografia..

Considerando che la caches e' l'elemento che consuma e scalda di piu', perche' refreshato da ogni clock, spostarlo al cento del die consente uno sfruttamento migliore della propagazione del calore nel die e della conseguente estrazione termica fatta da parte del dissipatore.

Cough cough

bhe', leoneazzurro, devi ammettere che comunque la caches assorbe parecchia energia, e che non e' mai messa in stato di halt..
certo, che se i due core stanno al 100% dei thread possibili, scalderanno di piu', ma in normali circostanze quante volte sono usati in questo modo? ed in piu' utilizzerebbero sempre la caches, percio' spostare questi elementi ad alto consumo, ossia ad alta generazione di calore, nella parte piu' centrale io lo trovoo un buon vantaggio..

non credi?

per quanto riguarda la caches, effettivamente non ricordo precisamente se i transistor e i "condensatori" di questo tipo di memoria sono refreschati ad ogni clock od ogni due, ma con i nuovi tipi caches ricordavo un T1...

per verificare che la cache ha consumi del tutto contenuti basta prendere due cpu amd che hanno stessa frequenza e una 512 e l'altra 1024 kb di cache L2... nelle varie recensioni di hwupgrade hai i consumi "real world", vedrai che la differenza è minima

cmq, il problema non è il refresh, è il cambio di stato

bhe', leoneazzurro, devi ammettere che comunque la caches assorbe parecchia energia, e che non e' mai messa in stato di halt..
certo, che se i due core stanno al 100% dei thread possibili, scalderanno di piu', ma in normali circostanze quante volte sono usati in questo modo? ed in piu' utilizzerebbero sempre la caches, percio' spostare questi elementi ad alto consumo, ossia ad alta generazione di calore, nella parte piu' centrale io lo trovoo un buon vantaggio..

non credi?

per quanto riguarda la caches, effettivamente non ricordo precisamente se i transistor e i "condensatori" di questo tipo di memoria sono refreschati ad ogni clock od ogni due, ma con i nuovi tipi caches ricordavo un T1...

La cache al momento è composta da SRAM, ossia da flip-flop, quindi in teoria non ha bisogno di refresh. La nuova cache con ZRAM che sta studiando AMD sarà composta da DRAM e immagino da buffer di SRAM, ma le applicazioni si vedranno solo tra qualche anno...

grazie per le delucidazioni, ragazzi.

ora pero' non mi spiego piu' perche' si cercava di diminuire la latenza sulla caches con WCPUL2, di h-oda, sui vecchi P2-3 e celeron...

Ma brava AMD
ci voleva proprio un nuovo Socket con gli stessi piedini del precedente ma posizionati in maniera diversa !
Cosi io che ho un Opteron su Socket 939 o su socket940 e vorrò montarlo sulle nuove main board non potrò !
Vabbè che cmq le nuove main board con DDRII non andrebbero bene CMQ con i vecchi controller della memoria, ma nulla vieta ai produttori di piastre di fare un sistema che gestisca tutti e due i tipi di memorie.
(parlo per gli upgrade)

Già non capisco la distinzione (a parità di controller) tra
754 939 e 940 (solo marketing)

Rimanendo in tema di cache si è parlato di flip-flop.
Mi sembra che questa implementazione venga già utilizzata da un pezzo.
Ma la mia domanda è:
sapete se questa cache sia costituita da normalissi flip-flop di tipo D con 6 transistor oppure "i nostri eroi" sono riusciti a ottimizzare questa implementazione?
Scusate ancora x la domanda un pò strana ma di solito di queste cose non se ne parla quasi mai. :D

se la Revision E richiedeva 1.35V per operare stabilmente a 2,1 GHz di clck in media, la Revision F opererà a 2,6 GHz con lo stesso voltaggio di alimentazione.

Mi sembra un ottimo risultato! :eek:

Qualcuno mi sa gentilmente dire più o meno quanto resta da aspettare per poter ordinare un PC con AM2? Intendo dire, sapete stimare quanto tempo occorrerà per vedere sugli scaffali un Athlon X2 Rev. F giusto a fianco di una DFI skt AM2? :sofico:

Nuovi riferimento prestazionali con la prossima step F...non vedo l'ora di vederne i risultati...

Ma nessuno "segnala" l'avvento di Palladium?
Tutti con poca memoria eh ... :)

:doh: evitiamo il discorso altrimenti parte il flame. informazioni migliori le troverai qualche news prima.


Simpatico il fatto sia più grosso, dissiperà meglio.

I 2,6Ghz con 1,35V voglio proprio vederli comunque... :stordita:
Già alcuni core lo fanno (quelli un po' più fortunelli) ora con i debiti miglioramenti lo faranno tutti i core. :)

Come ha detto leojneazzurro, nell'A64 non esiste l'FSB.

Esiste un clock di riferimento, che fino ad ora era 200MHz.

Poi il bus HTT può andare fino a 5x in DDR, per un totale di 1GHz (x2)

Poi c'è la CPU che può avere vari moltiplicatori (io credevo che fossero interi, anche perchè tutte le CPU vanno di 200 in 200 MHz).

Il controller RAM va alla stessa frequenza della CPU.

Le RAM SONO SEMPRE IN SINCRONO e vanno come CPU/n, in DDR. Questo n è settato dal BIOS e dal software per i C&Q in base alla frequenza corrente desiderata della RAM e alla frequenza corrente della CPU. In alcuni casi la memoria potrebbe andare a frequenze un po' inferiori (per esempio 125 invece di 133, 160 invece di 166 ecc...)

Non credo che il clock principale si sposti (altrimenti le frequenze non potranno andare di 200 in 200), ma credo che aumenti il moltiplicatore massimo dell'HTT.
Grazie per la spiegazione tecnica.
Mi devo ancora informare di preciso sul A64, non è che abbia mai capito molto questa nuovissima architettura :)

Rimanendo in tema di cache si è parlato di flip-flop.
Mi sembra che questa implementazione venga già utilizzata da un pezzo.
Ma la mia domanda è:
sapete se questa cache sia costituita da normalissi flip-flop di tipo D con 6 transistor oppure "i nostri eroi" sono riusciti a ottimizzare questa implementazione?
Scusate ancora x la domanda un pò strana ma di solito di queste cose non se ne parla quasi mai. :D

Sono Flip-flop a 6 transistor.

grazie per le delucidazioni, ragazzi.

ora pero' non mi spiego piu' perche' si cercava di diminuire la latenza sulla caches con WCPUL2, di h-oda, sui vecchi P2-3 e celeron...

La latenza non dipende in quel caso dal refresh, ma semplicemente dai ritardi per l'indirizzamento e la propagazione del segnale per la ricezione.
(tutte le memorie possiedono latenza)

ma secondo voi per marzo si potrebbero gia trovare in commercio i primi processori revison F e mobo socket M2 ?

:sperem:

Interessante il discorso sul voltaggio e frequenza max, mi attendo ulteriori incrementi in oveclock, i 65nm daranno in futuro un ulteriore incentivo in tal senso.

Ma per quando sono previsti questi 65nm?

La latenza non dipende in quel caso dal refresh, ma semplicemente dai ritardi per l'indirizzamento e la propagazione del segnale per la ricezione.
(tutte le memorie possiedono latenza)

di questo tipo di caches non so' nulla...ora saro' costretto a docuentarmi.. ;)

Ma per quando sono previsti questi 65nm?
EDIT ho detto una castronata, AMD userà il processo a 65 nm. dalla prima metà del 2007 :cool:

stranamente non si menzione nella roadmap i quad core che dovrebbero essere persentati proprio nel 2007.

EDIT ho detto una castronata, AMD userà il processo a 65 nm. dalla prima metà del 2007 :cool:

Caspita ce ne sta di tempo allora...

Caspita ce ne sta di tempo allora...
Probabilmente SOI e tutto quello che ne segue li fa "respirare" bene :)

e dire che a occhio mi sembrano veramente simili.
la disposizione è praticamente uguale.
Ovviamente ad occhio perchè immagino nel piccolo di diverso ci sia molto di più.

BYEZZZZZZZZZZZ

La cache direi che è stata piazzata allo stesso modo, ma guarda sotto e a lato della Cache! ;)

Non sono uguali! peccato che non abbiano apportato migliorie!
I punti su cui AMD dovrebbe intervenire sono, IMHO

1) Il branch predictor
2) Migliorare il flusso delle micro-ops nella pipeline
3) migliorare le unità SIMD

Ormai Conroe è alle porte è bisogna correre ai ripari :rolleyes:

La cache direi che è stata piazzata allo stesso modo, ma guarda sotto e a lato della Cache! ;)

Non sono uguali! peccato che non abbiano apportato migliorie!
I punti su cui AMD dovrebbe intervenire sono, IMHO

1) Il branch predictor
2) Migliorare il flusso delle micro-ops nella pipeline
3) migliorare le unità SIMD

Ormai Conroe è alle porte è bisogna correre ai ripari :rolleyes:
Il punto forte dell'Athlon64 rispetto a Conroe IMHO rimarrà la FPU :O

Già... Una FPMUL + una FPADD + una FP STORE per ciclo di clock, per l'A64, contro una sola delle tre per ciclo di clock...

Il punto forte dell'Athlon64 rispetto a Conroe IMHO rimarrà la FPU :O

ed il memory controller integrato! ma come si è gia visto servirà a ben poco! i Doty a parità di freq con A64 vanno mejo nel 50/60% delle apllicazioni, calcolando che i Doty sono stati sempre testati su MB diciamo "artigianali :D

Io uso AMD da na vita e non oso comprare altro ma ho paura che Conroe farà il botto :rolleyes:

Dipende, i Dothan hanno anche una grossa cache L2 a bassissima latenza (se AMD intervenisse anche su quella non sarebbe male) per compensare e più il problema del controller della memoria esterno.
E comunque dipende fortemente dall'utilizzo, ad esempio nell'encoding, nel rendering è dietro sia all'A64 che (di molto) ai P4. Se si fa calcolo FP scientifico men che meno. Nei giochi siamo lì.
Comunque il Conroe si vociferava avesse unità FPU e SIMD migliorate, la FPU dovrebbe essere sulla falsariga di ciò che c'è negli AMD.

Per il resto concordo, ci sarebbero degli affinamenti da fare sui prossimi core K8, soprattutto se Conroe avrà la struttura che penso...

Dipende, i Dothan hanno anche una grossa cache L2 a bassissima latenza (se AMD intervenisse anche su quella non sarebbe male) per compensare e più il problema del controller della memoria esterno.
E comunque dipende fortemente dall'utilizzo, ad esempio nell'encoding, nel rendering è dietro sia all'A64 che (di molto) ai P4. Se si fa calcolo FP scientifico men che meno. Nei giochi siamo lì.
Comunque il Conroe si vociferava avesse unità FPU e SIMD migliorate, la FPU dovrebbe essere sulla falsariga di ciò che c'è negli AMD.

Per il resto concordo, ci sarebbero degli affinamenti da fare sui prossimi core K8, soprattutto se Conroe avrà la struttura che penso...

La cache maggiore sui Proci Intel porta a + benefici, mentre su AMD avendo l'MCH integrato si nota come tra 512Kb ed 1Mb la differenza di prestazioni sia irrisibile meno del 2% ;) non credo nella Cache di maggiori dimensioni oltre ad aumentare il DIE = - Core per Wafer, quindi - introiti, fa anche aumentare il consumo finale ed in casa AMD questo lo sanno IMHO! ;)

La cache maggiore sui Proci Intel porta a + benefici, mentre su AMD avendo l'MCH integrato si nota come tra 512Kb ed 1Mb la differenza di prestazioni sia irrisibile meno del 2% ;) non credo nella Cache di maggiori dimensioni oltre ad aumentare il DIE = - Core per Wafer, quindi - introiti, oltre a far aumentare il consumo finale in casa AMD questo lo sanno IMHO! ;)

Io non ho parlato di dimensioni, ma di latenze ;)
Poi c'è da considerare anche la struttura della cache.

Edit: Athlon 64: 3 cicli la L1 e 13 la L2. Dothan: 3 L1 e 10 la L2. Ma nel caso degli Athlon 64 la latenza reale della L2 è in alcuni casi più elevata, fino a 17-19 cicli.
la cache degli A64 è Exclusive, quella dei Dothan inclusive.

Io non ho parlato di dimensioni, ma di latenze ;)
Poi c'è da considerare anche la struttura della cache.

Edit: Athlon 64: 3 cicli la L1 e 13 la L2. Dothan: 3 L1 e 10 la L2. Ma nel caso degli Athlon 64 la latenza reale della L2 è in alcuni casi più elevata, fino a 17-19 cicli.
la cache degli A64 è Exclusive, quella dei Dothan inclusive.

Scusami avevo letto male!

Cmq AMD si sta attrezzando, acquistando una società (che non ricordo il nome) c'era un articolo un po di giorni fa

Per il resto concordo, ci sarebbero degli affinamenti da fare sui prossimi core K8, soprattutto se Conroe avrà la struttura che penso...

si, concordo. da quanto ho capito non è un "merom desktop", ma l'unione di ciò che c'è di buono nelle due architetture (pentium m e netburst): quel che mi aspetto è un pentium m, adeguatamente ottimizzato e con qualche hz in più, per quanto riguarda gli interi e un pentium 4 per quanto riguarda i calcoli a virgola mobile. e ci aggiungo: mi aspetto anche qualche novità per quanto concerne le istruzioni SIMD...

si, concordo. da quanto ho capito non è un "merom desktop", ma l'unione di ciò che c'è di buono nelle due architetture (pentium m e netburst): quel che mi aspetto è un pentium m, adeguatamente ottimizzato e con qualche hz in più, per quanto riguarda gli interi e un pentium 4 per quanto riguarda i calcoli a virgola mobile. e ci aggiungo: mi aspetto anche qualche novità per quanto concerne le istruzioni SIMD...

Secondo me sarà una bestia! :D aggiungi gli ottimi chipset Intel e farà il botto!

si, concordo. da quanto ho capito non è un "merom desktop", ma l'unione di ciò che c'è di buono nelle due architetture (pentium m e netburst): quel che mi aspetto è un pentium m, adeguatamente ottimizzato e con qualche hz in più, per quanto riguarda gli interi e un pentium 4 per quanto riguarda i calcoli a virgola mobile. e ci aggiungo: mi aspetto anche qualche novità per quanto concerne le istruzioni SIMD...

Speriamo di no :D L'unità FP dei P4 è abbastanza orrida, direi. :)
No, ho capito, intendi prestazionalmente. Per fare ciò però Conroe avrà bisogno di parecchio lavoro: infatti c'è da tenere conto che le prestazioni SSE1/2/3 dei P4 sono anche dovute alla alta frequenza di clock: lì sarà dura perchè il codice per lavorare su flussi di dati audio/video è in genere pochissimo ramificato, quindi il P4 si trova a suo agio e Conroe si stima che girerà a circa 1 GHz in meno.
Per gli interi oltre ad una struttura a pipeline più corte, il Conroe utilizzerà un core di esecuzione a 4 unità, il che dovrebbe garantire un IPC superiore a quello di Dothan, anche se non certo del 33% come va vantando Intel, probabilmente intorno al 5-10%.

Già... Una FPMUL + una FPADD + una FP STORE per ciclo di clock, per l'A64, contro una sola delle tre per ciclo di clock...
Eh già, la FPU a 3 pipeline - nonstante non possano esguire tre operazioni dello stesso tipo - si fa sentire pesantemente, nel core Yonah la FPU è stata "migliorata" rispetto a quella del core Dothan, spero che venga anche cambiata in Merom e Conroe, è un punto troppo debole IMHO, l'architettura è ancora quella del Pentium 3.

ed il memory controller integrato! ma come si è gia visto servirà a ben poco! i Doty a parità di freq con A64 vanno mejo nel 50/60% delle apllicazioni, calcolando che i Doty sono stati sempre testati su MB diciamo "artigianali :D

Io uso AMD da na vita e non oso comprare altro ma ho paura che Conroe farà il botto :rolleyes:
Sicuramente Conroe sarà la CPU della rinasciata nel settore desktop per Intel, però AMD ha ancora degli assi nella manica poco sfruttati (A64 ha il doppio dei registri di un normale processore x86 per esempio :p) e comunque l'implementazione delle istruzioni a 64bit di AMD è superiore, a meno che Intel non si sia data una mossa anche in quel senso. :)