E' atteso per il primo trimestre del prossimo anno il debutto di processori Intel della famiglia Celeron, caratterizzati dall'utilizzo di architettura dual core. Al momento attuale i processori Intel che integrano due core sono quelli delle serie Core 2 Duo, Pentium D e Pentium Dual Core; a queste cpu si possono affiancare anche i processori Pentium 4, dotati di architettura HyperThreading e quindi capaci di mettere a disposizione del sistema due processori logici.

Stando alle informazioni riportate dal sito xbitlabs a questo indirizzo, Intel avvierà la commercializzazione di processori Celeron derivati dall'architettura Core, e come quest'ultima dotati di due core. Il primo processore che debutterà in questa famiglia di processori sarà il modello Celeron E1200, con frequenza di clock di 1,6 GHz.

Questa cpu utilizzerà bus Quad Pumped a 800 MHz di clock, esattamente come le cpu Celeron 4x0 attualmente in commercio, in abbinamento a un quantitativo di cache L2 pari a 512 Kbytes unificati tra i due Core. I processori Celeron 4x0 integrano lo stesso quantitativo di cache L2, in questo caso però destinata all'unico core a disposizione.

Questi processori manterranno gli stessi livelli di prezzo abituali per le soluzioni Celeron; sembra pertanto possibile, stando alla fonte, che questo processore possa entrare all'interno dell'intervallo compreso tra 34 dollari e 59 dollari, range nel quale al momento attuale Intel propone le proprie cpu Celeron.

Del resto nel listino prezzi di Intel sono attualmente presenti vari processori dual core dal costo ridotto, che andranno necessariamente a posizionarsi ad un livello superiore rispetto alle soluzioni Celeron dual core. In particolare al momento attuale la soglia d'ingresso nel segmento dei processori dual core è rappresentata dalle cpu Pentium E2140, caratterizzate dalla frequenza di clock di 1,6 GHz, bus a 800 MHz e cache L2 da 1 Mbyte unificata tra i due core.

Nel corso del prossimo anno Intel dovrebbe presentare altre nuove versioni di processore Celeron E1000 dual core, mantenendo presumibilmente invariate sia frequenza di bus che ampiezza della cache L2 incrementando a passi di 200 MHz la frequenza di clock.