|
|
Intel Moorestown: svelati i dettagli della piattaforma
Andrea Bai 24 Settembre 2009, alle 05:20 Portatili Intel svela alcuni dettagli della piattaforma Moorestown, la soluzione destinata a MID e Smartphone prevista per il debutto nel corso del prossimo anno
|
|
|
Nella seconda giornata dell'IDF Fall 2009 Intel svela alcuni dettagli sulla piattaforma Moorestown, prevista per il debutto nel corso del prossimo anno e destinata alla realizzazione di soluzioni MID e Smartphone. Cronologicamente parlando Moorestown va a raccogliere l'eredità di Menlow, la piattaforma MID introdotta da Intel nel 2008, e precede la piattaforma Medifield, prevista per il 2011 e che sarà realizzata con processo a 32 nanometri, laddove sia Menlow, sia Moorestown sono prodotti a 45nm.
Identifichiamo meglio Moorsetown: si tratta, come detto, di una piattaforma che comprende una soluzione di tipo SoC - System on Chip conosciuta con il nome in codice di Lincroft e che integra un core Intel Atom a 45 nanometri e i controller per grafica, video e memoria. La piattaforma Moorestown include inoltre il controller Input/Output "Langwell" che integra controller USB e NAND, interfacce di I/O standard e si occupa inoltre di gestire i codec audio. A completaemento della piattaforma vi è il MSIC (Mixed Signal Integrated Circuits) conosciuto con il nome in codice di Briertown. Sul fronte della connettività Moorestown si appoggerà a Evans Peak, un modulo di comunicazione che integra connettività WiFi, Wimax, Bluetooth e modulo GPS.
La piattaforma Moorestown intende portare le prestazioni dei dispositivi mobile da tasca ad un livello più elevato rispetto a quanto possibile con le attuali piattaforma Menlow. Ciò sarà reso possibile grazie all'implementazione di una serie di tecnologie, tra le quali la ben nota Hyper Threading, la tecnologia Intel Burst Performance e la tecnologia Bus Turbo Mode. Se la prima non ha bisogno di presentazioni, essendo implementata da diversi anni su moltissime CPU Intel, è opportuno spendere qualche parola per le altre due. Intel Burst Performance si occupa di incrementare temporaneamente la potenza computazionale quando strettamente necessario, senza impattare in maniera considerevole su consumi e dissipazione termica, mentre Bus Turbo Mode è una tecnologia che va a ridurre la latenza della memoria e ad incrementare la bandwidth del bus quando il processore opera a freuqenze operative elevate, tipicamente sotto condizione di Burst Performance.
Non solamente prestazioni: trattandosi di una piattaforma espressamente dedicata all'esperienza mobile (e con applicazioni anche in ambito smartphone), Moorestown implementa una serie di tecnologie atte alla riduzione del consumo energetico, in modo tale da assicurare la più estesa autonomia operativa possibile. In particolare Intel sta lavorando all'implementazione di una tecnica chiamata Distributed Power Gating, con lo scopo di poter provvedere allo spegnimento di quelle parti del SoC che non sono impegnate in alcuna attività: in questo modo i consumi del chip sono sempre perfettamente allineati all'effettiva attività svolta. Ne consegue, in condizione di standby, la possibilità di avere un consumo energetico prossimo allo 0. Il MSIC Briertown, al quale abbiamo accennato poco sopra, rappresenta un elemento fondamentale affinché sia possibile attuare il Distributed Power Gating, in quanto integra la circuiteria di controllo e gestione dell'energia.
Tutte le caratteristiche di Moorestown saranno traslate anche sulla piattaforma Medfield di prossima generazione la quale, come già accennato in apertura, sarà prodotta con processo a 32 nanometri. Come di consueto, con il passaggio ad un processo produttivo maggiormente affinato, si otterranno principalmente due benefici: consumi ridotti e ingombro inferiore che permetteranno di realizzare dispositivi ancor più compatti e dalla più estesa autonomia operativa. Ma per i dettagli su Medfield vi sarà da attendere almeno la prossima edizione dell'IDF.
|
|
|
|
|
 |
|
 |
Commenti (4)
| Gli autori dei commenti, e non la redazione, sono responsabili dei contenuti da loro inseriti - Info |
| Commento # 1
di: 3000
pubblicato il 24 Settembre 2009, 08:45 |
L' ultima immagine non sembra contenere il vero Midfield, ma pare solo un'immagine comparativa per far vedere come quest'ultimo SoC abbia dimensioni ridotte del 60% rispetto al Moorestown di prossima uscita...
Chissà se da inizio anno potremo vedere il Seven dentro gli smartphone, rispetto al WM 6.5 o 7 che sia...
|
|
 |
 |
| Commento # 2
di: fabri85
pubblicato il 24 Settembre 2009, 16:42 |
era ora direi....
aspetto ansiosamente un terminale full touch + schermo capacitivo + Moblin.
Ovviamente con questa architettura.
|
|
 |
 |
| Commento # 3
di: supertigrotto
pubblicato il 24 Settembre 2009, 18:38 |
x86 in dispositvi da tasca?
ok che x86 ha il vantaggio del codice compatto però,i risc la fanno da padrone!
Già vedo le persone che vanno al centro commerciale e compreranno uno smartphone solo perchè ha il marchietto intel!
Ok ok,intel fa bei prodotti ma la vedo dura contro arm e affiliati!
|
|
 |
 |
| Commento # 4
di: dado2005
pubblicato il 25 Settembre 2009, 00:12 |
| Originariamente inviato da: supertigrotto | ok che x86 ha il vantaggio del codice compatto però[COLOR="Red"],i risc la fanno da padrone[/COLOR]!
Già vedo le persone che vanno al centro commerciale e compreranno uno smartphone solo perchè ha il marchietto intel!
Ok ok,intel fa bei prodotti ma la vedo dura contro arm e affiliati! |
E' da parecchi annetti che i proci con architettura x86, dei processori tradizionali CISC, hanno conservato solo il codice macchina, mentre all'interno adottano tecniche implementative e di elaborazione anche Risc-Like.
Con il duplice risultato che:
- non sono molto disimili dai proci Risc (lasciatemi passare il termine), nativi
- portabilità dell'enorme parco di applicativi esitente(compatibilita a livello di codice macchina CISC)
Questo è stato possibile grazie al miglioramento della tecnologia di integrazione(maggior numero di dispositivi attivi sulla scheggia di silicio) nel corso degli anni.
In sintesi i proci x86 e come se fossero stratificati:
- strato piu' interno: processore Risc-like
- strato piu' esterno: provvede a codificare/ decodificare codice macchina CISC- Like in microcodice, interno e proprietario, Risk-like che viene successivemente elaborato dal processore interno Risc-Like, e viceversa per
invio dei risultati dell'elaborazione interna verso l'esterno.
REFERENCE:
http://en.wikipedia.org/wiki/Reduce...on_set_computer
- In particolare vedere il paragrafo: RISC and X86, punto 3, che per comodità riporto di seguito:
...
Later, more powerful processors such as Intel P6 and AMD K6 had similar RISC-like units that executed a stream of micro-operations generated from decoding stages that split most x86 instructions into several pieces. [COLOR="Red"]Today, these principles have been further refined and are used by modern x86 processors such as Intel Core 2 and AMD K8. [/COLOR]The first available chip deploying such techniques was the NexGen Nx586, released in 1994 (while the AMD K5 was severely delayed and released in [COLOR="Red"]1995[/COLOR]).... |
|
 |
 |
| Totale commenti: 4 |
|
« Pagina Precedente | Pag 1 di 1 | Pagina Successiva »
|
|
|
|
|
|
Consiglia Hardware Upgrade su Google
|
|
L' ultima immagine non sembra contenere il vero Midfield, ma pare solo un'immagine comparativa per far vedere come quest'ultimo SoC abbia dimensioni ridotte del 60% rispetto al Moorestown di prossima uscita...
Chissà se da inizio anno potremo vedere il Seven dentro gli smartphone, rispetto al WM 6.5 o 7 che sia...