SuVolta e Fujitsu, memoria SRAM a 0,4 volt

In occasione dell'International Electron Devices Meeting tenutosi la scorsa settimana a Washington, Fujitsu e SuVolta hanno dato dimostrazione della possibilità di realizzare memorie SRAM in grado di operare alla tensione di 0,425V, grazie all'integrazione della piattaforma PowerShrink low-power CMOS di SuVolta con la tecnologia di processo a basso consumo di Fujitsu.

La principale causa dei consumi energetici è rappresentata dalla tensione operativa che, sebbene sia stata ridotta a circa 1V quando si arrivò al nodo dei 130 nanometri, non è stata in grado di scendere ulteriormente con il percorso verso i 28 nanometri. Al fine di poter ridurre in maniera apprezzabile la tensione operativa, uno degli ostacoli principali è rappresentato dalla tensione minima dei blocchi SRAM embedded.

SuVolta ha messo in campo la tecnologia Deeply Depleted Channel, che fa parte della piattaforma Power Shrink, in maniera tale che potesse essere impiegata nella tecnologia di processo di Fujitsu: le due realtà hanno realizzato una SRAM da 576Kb in grado di operare a circa 0,4V grazie al dimezzamento della variazione della tensione di soglia del transistor. Si tratta di una tecnologia capace di abbinarsi adeguatamente alle infrastrutture esistenti, inclusi i SoC, gli schemi di progetto e gli strumenti di produzione.

SuVolta afferma che il motivo per il quale la tensione operativa si è fermata al nodo dei 130 nanometri è dovuto alla fluttuazione casuale dei droganti (RDF - Random Dopant Fluctuation) inseriti nel canale transistor che può causare una variazione nella tensione di soglia tra diffenenti transistor sullo stesso chip.

Grazie alla tecnologia Deeply Depleted Channel citata in precedenza è possibile ottenere un controllo molto preciso degli agenti droganti al momento della deposizione degli strati di silicio, in maniera tale da definire un canale molto stretto all'inizio del processo produttivo. Da questo punto in poi la produzione è affidata ad un convenzionale processo bulk CMOS, senza la necessità di inserire droganti mediante l'impiego di ioni. Secondo Fujitsu in questo modo è stato possibile ridurre della metà la variazione della tensione di soglia su uno stesso die grazie all'impiego della tecnologia DCC rispetto al processo a 65 nanometri CMOS ordinariamente impiegato da Fujitsu.

Le due realtà stanno ora lavorando all'affinamento della tecnologia in maniera tale da poter procedere alla produzione commerciale di memorie a basso consumo, principalemente destinate all'impiego nei dispositivi mobile.