TSMC parla di 7 nanometri e tecnologia EUV

In occasione dell'appuntamento annuale Open Inovation Platform Ecosystem Forum di Santa Clara e celebrando i suoi 30 anni di attività, la fonderia taiwanese TSMC ha condiviso alcuni aggiornamenti riguardanti i nodi di processo, la litografia EUV e le soluzioni di packaging.

TSMC ha in programma di effettuare il tape-out di oltre 10 chip a 7 nanometri entro la fine dell'anno, in vista dell'avvio della produzione in volumi nel corso del 2018. Tra i processori che vedranno realizzate le maschere per la litografia nel corso dei prossimi mesi vi sono un processore quad-core basato su ARM A72 e capace di operare fino a 4GHz, una piattaforma di sviluppo CCIX e un processore ARM ad uso server non meglio specificato.

La fonderia ha illustrato un metodo relativamente semplice per poter effettuare il porting delle regole di progettazione e della proprietà intellettuale dal processo standard a 7nm (che si basa sulla tradizionale litografia ad immersione) al processo N7+ che fa uso di litografia EUV e potrebbe essere messo in produzione nel corso del 2019. Secondo i dettagli condivisi dalla società, il processo N7+ rispetto al processo N7 è capace di offrire una densità superiore del 20%, velocità dell'8%-10% superiori o consumi il 15%-20% inferiori. Spostando il confronto sul processo 16FFC (16nm FinFET Compact Technology), N7+ è in grado di offrire velocità superiori del 30% o consumi inferiori del 50% se usato, per esempio, per la produzione di un core ARM A72.

TSMC metterà inoltre a disposizione un' utility per il porting delle regole di progettazione per la litografia ad immersione verso la litografia EUV, che eliminerà la maggior parte delle differenze di layout. Il passaggio da N7 a N7+ dovrebbe rappresentare circa un terzo dello sforzo che normalmente si mette in atto per la migrazione verso un nuovo nodo produttivo.

A marzo la fonderia aveva annunciato il processo 22nm ultra low power planare per le applicazioni Internet of Things e 5G. Annuncia ora l'aggiunta di una variante 22nm ultra low leakage che sarà pronta anch'essa per la produzione, assieme a 22ULP nel corso del prossimo anno. I modelli Splice per questi processi saranno già disponibili entro la fine dell'anno in corso, mentre i blocchi IP saranno pronti nel primo trimestre 2018. Il processo 22ULL include una serie di migliorie sul lato analogico e RF, per i chip 5G millimeter-wave, così come per memorie integrate ottimizzate per il basso leakage; offre inoltre supporto ad elementi operanti a 0,8V e a tensioni inferiori per la gestione energetica. Questo nodo offre una mimniaturizzazione ottica del 5% e un consumo inferiore del 25% rispetto ai progetti realizzati con il processo 28HP+.

Tra il processo a 7 nanometri e il processo a 22 nanometri, TSMC è al lavoro per sviluppare un processo 12FCC (FinFET Compact) che dovrebbe essere pronto per il 2019 e fare uso di una nuova libreria a celle six-track (6T), riducendo quindi l'approccio 9T e 7,5T del nodo 16FFC. Il nuovo processo permetterà di ridurre l'area dal 14% al 18% e offrire il 5% di potenza in più.

Sul fronte del packaging TSMC sta lavorando ad una nuova variante della tecnica InFO che è stata usata nei processori A Series di Apple. InFO-MS potrà consentire di integrare logica e memoria, e la sua destinazione d'uso principale sarà la tecnologia High Bandwitdth Memory (HBM2) che vede impegnate, oltre TSMC, anche Samsung e SK Hynix.

TSMC ha inoltre dichiarato di aver beneficiato di interessanti miglioramenti grazie alle tecnologie di machine learning: nel caso, ad esempio, dei core ARM A72 e A54 le simulazioni parlano di un incremento prestazionale del 12% semplicemente con un raggruppamento differente dei percorsi di segnale. La società ha intenzione di rilasciare attorno alla fine dell'anno script software che i clienti potranno usare come base di partenza per le proprie ottimizzazioni.

Infine TSMC ha comunicato che la piattaforma 16FFC è pronta per rispondere ai requisiti Grade 1 (operatività in temperature ambienti da -40°C a +125°C) e conformarsi agli standard ISO-26262, ASIL-B e ASIL-D per quanto riguarda il contesto automotive. Una versione del processo a 7 nanometri sarà invece pronta per gli standard Grade 2 (operatività in temperature ambienti da -40°C a +125°C) per il prossimo giugno. Tutti i processi da 40nm a 22ULP avranno anch'essi un servizio di packaging automotive entro la fine del 2018.