[Thread Ufficiale] Aspettando le nuove VGA AMD Radeon™

[sieg87]

Originariamente inviato da Bivvoz

Senza contare che non abbiamo ancora visto giochi che sfruttano a dovere vega, vedremo con wolfestein e altri giochi in uscita come va.

Fixed

[Vul]

Originariamente inviato da Bivvoz

Se posso prima di scrivere cazzate controllo quello che dicoe questa volta l'ho fatto.



Poi è vero che polaris si può undervoltare... come si può undervoltare anche vega del resto e potremmo discuterne all'infinito.
Recensioni fatte da professionisti dicono che vega ha un rapporto perf/watt migliore di polaris.
Senza contare che non abbiamo ancora visto giochi che sfruttano a dovere polaris, vedremo con wolfestein e altri giochi in uscita come va.

Io avevo guardato 1080p dove ci sono un po di differenze, ma anche secondo il tuo grafico 470 ha perf/watt migliori di vega 56, per il resto parliamo di nmila bios setting diversi, polaris un solo profilo ha e va meglio di metà dei profili di vega.

Ergo io non vedo come faccia Vega ad essere un architettura migliore di Polaris, anche e soprattutto considerando che parliamo di chip da 232 mm^2 contro delle padelle da 484 mm^2.

[Einhander]

Originariamente inviato da Vul

Io avevo guardato 1080p dove ci sono un po di differenze, ma anche secondo il tuo grafico 470 ha perf/watt migliori di vega 56, per il resto parliamo di nmila bios setting diversi, polaris un solo profilo ha e va meglio di metà dei profili di vega.

Ergo io non vedo come faccia Vega ad essere un architettura migliore di Polaris, anche e soprattutto considerando che parliamo di chip da 232 mm^2 contro delle padelle da 484 mm^2.

beh no dai, e' abbastanza evidente che ogni scheda ha la sua risoluzione di riferimento...ovviamente il punto d'incontro tra le due e' il 1440p...se prendiamo vega 64 per il 1080p direi che non stiamo scegliendo il riferimento giusto.

La 64 non ha senso, almeno finche' le prestazioni sono queste, ma la 56 e' una signora scheda.

Se adesso il problema e' il settaggio del bios beh allora che ti devo dire?
Forse bisogna cambiare hobby...perche' se perdiamo ore a fare bench e settare voltaggi ecc ecc e poi ci scandalizziamo/lamentiamo per uno switch direi che siamo nell'incoerenza piu' totale

Di certo non c'e' lo stesso scarto in termini di Perf/watt che ha nvidia tra la 1060/1070/1080, ma quanto dice bivvoz e' vero.

Punto.

Vega paga caro la giovinezza dell'architettura e la fissa delle HBM, ma gia' Rez ha avuto modo di evidenziare notevoli aumenti di frequenze e quindi prestazioni gia' tra una gen di vega e l'altra

In sostanza credo che vega abbia molto da dare ancora lato ottimizzazioni...certo il tallone di achille e' sempre un'architettura non completamente scalabile come quella nVidia, ma dire che le perf/watt non ci siano in vega e' un po' una minkiata

P.s.: senza contare che Vega lato SEmipro e pro E' UN AFFARE rispetto alle quadro laddove e' possibile utilizzarla (ed ha fatto molto bene AMD a lanciarsi con maggiore convinzione in questo ambito...il radeon pro render in Cinema 4D e vari altri tool di riferimento ecc ecc)

[Baboo85]

Ciao a tutti,

mi iscrivo al thread con una domanda veloce: si sa nulla di quando usciranno le nuove schede AMD?

Potrei dover cambiare la mia e volevo sapere se aspettare (cosi' magari da spendere meno per quelle attuali) oppure comprare a breve che tanto se ne parlera' tra un bel po'.

Grazie

[mircocatta]

Prossimo risultato finanziario amd? Dovremmo essere a tiro per il terzo trimestre, si sa la data?

[Lunar Wolf]

Originariamente inviato da Baboo85

Ciao a tutti,

mi iscrivo al thread con una domanda veloce: si sa nulla di quando usciranno le nuove schede AMD?

Potrei dover cambiare la mia e volevo sapere se aspettare (cosi' magari da spendere meno per quelle attuali) oppure comprare a breve che tanto se ne parlera' tra un bel po'.

Grazie

Passa dopo agosto... Sarai più fortunato

Originariamente inviato da mircocatta

Prossimo risultato finanziario amd? Dovremmo essere a tiro per il terzo trimestre, si sa la data?

Siamo nel forum dei mercati, finanza borse ecc? Scrivi a deathroma!

[Gyammy85]

Originariamente inviato da mircocatta

Prossimo risultato finanziario amd? Dovremmo essere a tiro per il terzo trimestre, si sa la data?

Mi pare il 23 o 24

[mircocatta]

Originariamente inviato da Gyammy85

Mi pare il 23 o 24

grazie

[Free Gordon]

https://www.techpowerup.com/237725/a...q3-2018-report

ma questo qualcuno l'aveva riportato?

[Gyammy85]

Originariamente inviato da Free Gordon

https://www.techpowerup.com/237725/a...q3-2018-report

ma questo qualcuno l'aveva riportato?

Vai cosììììììììììììììììììììì
#poorvolta

Comunque è una di quelle notizie che faranno arrabbiare gli analisti del forum visto che amd aveva detto che qualcuno aveva detto che siccome raja aveva detto che se ne andava via perché glielo avevano detto che lisa su aveva detto che ryzen le hanno detto che sarà sui 7 nm che qualcuno ha detto che saranno la priorità, a detta di qualcuno.

[Gyammy85]

Originariamente inviato da Veradun

Sì, e gli schemi sono nVidia.

Sono solo speculazioni.

Ah ecco, solito rumour...
Curioso come amd abbia introdotto prima di nvidia l'infinity fabric e ora si chiama mcm come quello di nvidia...

[Catan]

Originariamente inviato da Bivvoz

Esatto, credo che l'approccio di AMD sia più corretto chiamarlo "cluster" perché non sono diversi moduli che formano un chip ma più chip completi di loro che possono essere affiancati per formare un chip di maggior potenza.
Come ryzen del resto.

Originariamente inviato da Veradun

MCM è un sigla che si usa da non meno di dieci anni su questi lidi (Intel Presler) ma che risale almeno agli anni 70, non è una terminologia nVidia

le gpu sono cosi dall'alba dei tempi eh...la CU completa con il suo bel MC è di fatto già un cluster. Vega è già cosi, la potete vedere come un quad cluster da 1024 sp ogni uno.

Se poi stiamo dicendo che la "strada futura" sarà fare un dual gpu modello die Zen per amd, è molto probabile (anche se questo vorrebbe dire fare die più piccoli da integrare assieme). Semplicemente invece che usare il chip plx per le dual gpu di adesso, utilizzeranno l'IF.
Il vantaggio di usare l'IF è che le due gpu nell'unico package vedranno la memoria come un'unico buffer e non condivisa "da replicare". (Che non è cmq poco)-
Diciamo questo approccio multi gpu singolo die è un palliativo che ti torna utile di questi tempi, quando il salto tecnologico da un pp ad un'altro è ormai di 2 o 3 anni (e peggiorerà in futuro), probabilmente assisteremo a cicli in cui verranno fatti chip monolitici con il pp più rodato. Poi gli stessi chip ingranditi con il pp nuovo. Appena il pp arriva a "saturazione" in attesa del nuovo, invece di concentrarsi sui refresh, tireranno fuori una gpu "dual core" su singolo die connessa con IF..

Se prendono questa strada abituiamoci a vedere che le gpu nuove probabilmente andranno "meno" della gpu top gamma precedente dove erano due "core" uniti con IF nello stesso die.
O semplicemente, si potrebbe tornare all'epoca in cui le schede di fascia medio alta hanno il mono core di cluster e le schede top hanno più core integrati nello stesso die.

Purtroppo Dipende sempre dallo spazio e dal costo che il silicio ti da.
Attualmente, anche con il processo nuovo, mettere 2 vega sullo stesso die , pur con la riduzione di spazio dovuta al processo nuovo, ti genera un chip che ha dimensioni maggiori a vega, che non è piccolo. Quindi costo molto elevato.
A questo punto invece ti conviene prendere la base di vega e aggiungere altre 2 cu. Fai un chip che è grosso come vega ma il 50% "più potente" monolitico e di fatto hai aggiunto già due "core" al tuo die singolo senza smuovere l'IF.

[Gyammy85]

Capisco che sia una cosa che esiste da tempo, il fatto è che tpu potrebbe chiamarla tranquillamente infinity fabric invece di generico mcm...poi non capisco l'immagine in word 97 di nvidia sotto, quando si trolla di continuo amd per lo splendido slide marketing

[Catan]

Originariamente inviato da Veradun

Stai confondendo il piano logico e quello fisico.

L'MCM è un oggetto composto da più chip "incollati insieme", come Presler, Threadripper, Epyc.

La modularità del design non c'entra niente :>

ho ben chiara la differenza su entrambe.
L'adozione dell'IF semplicemente sfuma questa cosa, dove semplicemente non hai più due oggetti fisici separati, uniti a livello logico, ma due oggetti separati, uniti a livello fisico (stesso die) che dialogano tramite IF.

Ecco oggettivamente una gpu è fatta cosi dall'alba dei tempi (per definizione ogni sp di una gpu è un core a ste stante, quindi un core x86 è quasi rapportabile ad 1 sp gpu). Pure quando non c'erano gli shader unificati ma avevano le "pipeline".

Dire l'IF sarà la svolta nel mondo delle gpu è, a mio avviso, sbagliato, perchè è una soluzione "perdente" a lungo andare nel mondo gpu (non tanto in quello cpu dove i die sono da sempre più piccoli).

Se hai un pp che ti permette di creare un die piccolo ed efficiente, probabilmente la hai anche per aumentare le sp in quel die semplicemente ripetendo le unità e facendo un die che occupa una superficie fino al limite tollerabile (tecnologico e di prezzo).
Se hai due die e li vuoi unire con l'IF, è ragionevole pensare che il die finale sarà pari alla somma dei due. Quindi non è molto conveniente ( se non nel risparmiare su un design di un chip nuovo).

Ti aiuta quando sei al limite del pp, vuoi lanciare una scheda da 999$ e quindi tiri fuori sto chippone nato dalla somma dei due chip con le quali equipaggi la scheda da 500$.

Quando progetti "l'erede" lo stai già progettando di base con più sp del singolo chip base che hai unito con un'altro con IF.

L'unico sistema sostenibile per questo sistema è un tic-toc alla intel...

parti con un pp vecchio e fai un chip, appena esce il pp nuovo che ti permette di miniaturizzare, ne unisci due insieme, poi sviluppi chip nuovo (con capacità computazionale superiore al primo chip) e poi lo riunisci con IF.
Però poi cosi hai la fascia "alta" vecchia, e la fascia media "nuova" ad ogni passaggio di tic-toc.

[Catan]

Originariamente inviato da Bivvoz

Mi sembrava chiaro si stesse parlando di cluster di die non di cluster di cu come è sempre stato.

per le considerazioni sopra, non ha senso parlare di cluster di die nello stesso silicio, perchè quando hai possibilità di fare un chip con maggiori sp, anzi con maggiori cu di sp associati ogni uno ad un mc, lo fai. E ti esce meglio che non metterne 4 "diversi" uniti con IF.

L'uso di IF, come sopra, ti è utile quando stai cosi impiccato in attesa del pp nuovo, che devi per forza uscire con qualcosa che sarà potente, ma grosso e costoso.

[Catan]

Originariamente inviato da Veradun

Di fatto questa lineup è coerente con la necessità di dare un controller ed uno stack ad ogni chip per avere una modularità completa senza overshoot di banda.

Già lo stesso vega è strutturato in questa maniera, 4 cluster da 1024 sp, ogni uno diviso in due blocchi da 512 (cosi se vuoi tagliare 512sp non perdi un mc) con ogni uno a disposizione un mc (ogni blocco visto che ne ha 8).
Se vega fosse uscito con 4 stack la cosa che dicevi tu era fattibilissima senza scomodare l'IF.
Il guadagno era che potevi offrire una intera line up a partire dal "mini die" con 1 stack fino al big die con 4 stack e 4 die.
Di contro è che dovevi tenere una linea produttiva per almeno 4 die diversi che ti costa e non poco.
(stesso motivo per cui tutti i ryzen nascono 8-16 e poi vengono tagliati a seconda di quello che serve fare, amd poteva fare tutta la fascia bassa con 4-8 con un die che era la metà, semplicemente ha scelto di non farlo, perchè la doppia linea produttiva costa ).

[Catan]

Originariamente inviato da Veradun

Se non costasse nulla o se progettare un chip da 250mm2 costasse come progettarne uno da 500 sarei daccordo.

Ma non è così, e avere un'unica linea produttiva a sparare mini-chip da assemblare in vario modo in base alla domanda del mercato:
- costa meno portarlo alla produzione, perché è un chip piccolo e perché ne sviluppi solo uno che poi assembli diversamente
- garantisce rese molto maggiori
- ottimizza e rende più flessibile la produzione, potendo variare l'offerta in base alla domanda con più facilità
- con l'interposer organico non ha il problema di quello usato oggi sulle GPU (reticolo)
- puoi anche superare la dimensione attualmente considerabile massima, perché produci sempre e comunque un solo chip piccolo, ti devi solo preoccupare di fare un package più grande, magari pure unificato top to bottom per semplificare e rendere ancora più flessibile il tutto

L'unica questione è se riesci o meno a farlo funzionare in modo trasparente come accade con le CPU. Se trovi questo modo, sei a posto.

E non sono per niente convinto dell'ipotesi di un chip hypervisor + n chip risorsa, perché fa perdere gran parte dei vantaggi. Il vantaggio c'è solo se la logica di controllo può essere distribuita su n chip hypervisor+risorsa scalando linearmente.

Se mi dici cosi stai facendo un normale approccio mcm e non con IF, cioè stai facendo epyc a partire dai zen.
IF è invece una cosa interna che ti serve per far dialogare 2 "core" su un solo pezzo di silicio. (il vantaggio di usare IF è proprio questo, che poi sia efficiente anche nel far dialogare un oggetto costituito da 4 entità fisiche separate, meglio del FSB o del bus HT è un dato di fatto, però non stai facendo nulla di innovativo a livello di progetto di un mcm. Sicuramente è meglio con IF che non il chip PLX per le schede dual gpu su singolo pcb)
Puoi fa pure il design modulare e fare il chip piccolo, ma se poi devi fare altre 3 maschere, risparmi solo sul disegno iniziale. E del lavoro per ottimizzare quello dove metti tanti chip piccoli vicino devi cmq farlo in sede di progettazione.

[Catan]

invece si, stai semplicemente facendo quello che facevi prima con multi cpu, prima lo facevi con hypertransport adesso con IF.
Dalla foto che posti l'IF è interno e fa dialogare i due "core" zen. Il die risultante dialoga tramite if con tutti e 4 i die sull'interposer e ogni die ha un collegamento IF univoco col die dirimpettaio dell'altro socket. Che sfruttando le interconnessioni IF che ha lui vede anche gli altri die dell'altro package.
E questo è un passo avanti per il mondo gpu rispetto all'approccio mcm classico.

Su una gpu lo vedo meno fattibile, perchè la gpu per definizione è il piccolo "core" zen equivalnente. o meglio è il piccolo die equivalente. Quindi IF può aiutarti a mettere due gpu insieme meglio del bus pci-ex? Sicuramente si.

Ha una reale utilità se poi devo prendere 4 chip piccoli, metterli sullo stesso interposer, ogni uno col suo quadratino di ram dipendente dal proprio memory controller e reso visibile agli altri tramite IF?
Secondo me no se puoi fare tutto con unico chip monolitico , mentenendo 1 linea produttiva e tagliandolo opportunamente senza dover implementare al suo interno/esterno un bus IF. (Come è strutturato Vega ora).

Eì una soluzione, a mio avviso, che puoi utilizzare solo quando il processo produttivo non ti permette di fare il chip monolitico più grosso e ti serve cuna maggiore potenza per non perdere il giro/scettro prestazionale, un pò come è successo con il divario temporale tra fury e vega.

E' una soluzione che a mio avviso, non è vincente, se non per far meglio quello che già sai fare , cioè le dual gpu, che è un passo avanti, ma non cosi tanto da dare una svolta.

Poi può darsi pure che mi sbaglio eh...

[Foglia Morta]

Originariamente inviato da Catan

Ha una reale utilità se poi devo prendere 4 chip piccoli, metterli sullo stesso interposer, ogni uno col suo quadratino di ram dipendente dal proprio memory controller e reso visibile agli altri tramite IF?
Secondo me no se puoi fare tutto con unico chip monolitico , mentenendo 1 linea produttiva e tagliandolo opportunamente senza dover implementare al suo interno/esterno un bus IF. (Come è strutturato Vega ora).

Eì una soluzione, a mio avviso, che puoi utilizzare solo quando il processo produttivo non ti permette di fare il chip monolitico più grosso e ti serve cuna maggiore potenza per non perdere il giro/scettro prestazionale, un pò come è successo con il divario temporale tra fury e vega.

E' una soluzione che a mio avviso, non è vincente, se non per far meglio quello che già sai fare , cioè le dual gpu, che è un passo avanti, ma non cosi tanto da dare una svolta.

Poi può darsi pure che mi sbaglio eh...

Non è necessariamente vero che sia conveniente solo quando il reticolo non permette die size oltre una certa soglia.

https://www.eetimes.com/document.asp...&page_number=3

Tra i 14nm e i 7nm ci sarà un raddoppio dei costi , quindi oltre ai costi descritti nel grafico ci sono da considerare gli yields. Più è grosso il die e più silicio sprechi nei wafer ( che sono di forma circolare ) e più probabilità si hanno di incorrere in die difettosi. Nel caso di Epyc sprecando il 10% di silicio speso in ridondanze hanno guadagnato in yields oltre alla trafila di costi ( o comunque almeno una parte di quei costi ) descritti dal grafico sopra.
http://i.imgur.com/AcmTUqW.jpg

Quindi con i costi dell' interposer in calo e i costi di design in salita a un certo punto è inevitabile che sia la strada più conveniente.

Ormai pare chiarita l' intenzione di AMD di fare gpu multi-die: http://www.computermachines.org/joe/...esentation.ppt . In AMD hanno descritto l' HBCC come una forward looking feature... ogni die con i suoi 4GByte di HBM con l' HBCC non saranno limitanti.

[Free Gordon]

https://pro.radeon.com/en/product/pr...adeon-pro-ssg/


Mi piacerebbe vedere come si comporta questa nelle applicazioni dedicate... con 2TB di memoria!!

E' in uscita oggi a quanto pare! Figo!