View Single Post
Old 15-04-2016, 21:05   #1792
FazzoMetal
Senior Member
 
L'Avatar di FazzoMetal
 
Iscritto dal: Feb 2012
Città: Torino
Messaggi: 534
Quote:
Originariamente inviato da gridracedriver Guarda i messaggi
a grandi linee ci potete spiegare cosa sono le librerie?
Quando si descrive un circuito digitale integrato (CPU, GPU, ecc.) lo si fa utilizzando un linguaggio di descrizione dell'hardware, come il VHDL o il Verilog. Tale descrizione non fa altro che descrivere il comportamento e l'architettura della macchina. Questa descrizione, però, non contiene informazioni tecnologiche relative al silicio e ai dettagli implementativi.
Descritto, ad esempio, un moltiplicatore, quest'ultimo potrebbe essere realizzato su 28nm planari o 14nm FinFET, potrebbe essere realizzato in versione low-power o high-performance, e così via.
Per passare dalla descrizione dell'hardware in VHDL o Verilog alle maschere da mandare in fonderia (per realizzare fisicamente il dispositivo sul silicio) bisogna passare dalla sintesi e dall'implementazione basata su celle standard.
Prendiamo come esempio una semplice porta AND.

Scrivo in VHDL "A <= B AND C;"

Ora bisogna sintetizzare questa descrizione, ossia tradurla in una netlist di gate che possono essere realizzati fisicamente in CMOS. Probabilmente la AND verrà quindi mappata con NAND + NOT.

Ottenuta la netlist (siamo passati da 1 gate a 2 gate) bisogna generare le maschere da mandare in fonderia per "stampare" litograficamente queste 2 porte logiche su un die di silicio. Bisogna generare delle vere e proprie geometrie che costituiranno i negativi che saranno usati durante il processo litografico. Scelta la fonderia, il nodo tecnologico e il target del dispositivo (ad es. low-power) una libreria di celle standard (un insieme di "negativi standard", passatemi la definizione) verrà usata per associare a ciascun gate della netlist una data geometria.

Ad es. si potrebbe scegliere la libreria fornita da Samsung per il nodo a 14nm FinFET e, in particolare, scegliere la versione High-Vt che genererà transistor ad alta tensione di soglia (lenti ma a basso leakage).

Per fare un esempio pratico quello che segue è lo schematico di una NOR (a 3 ingressi) con elevata capacità di pilotaggio

Mentre quella che segue è la geometria che verrà utilizzata in fonderia per realizzarla

Questa descrizione geometrica della logica è l'output del processo di mapping di un'architettura con una data libreria.
__________________
"E' più ragionevole credere in Babbo Natale che nel beta di un transistor"

FX6300@4700MHz, Noctua U14S, Asus M5A99FX PRO R2, 2x4GB Corsair 2133MHz CL9, Sapphire R9 270X 2GB Dual-X, CM 690 II, Corsair HX650, Crucial MX500 500GB, Win 10

Dell Vostro V131, Core i5 2430M@2.4GHz, 8GB DDR3, Samsung 840 EVO 250GB, Win 7 Pro x64

Ultima modifica di FazzoMetal : 15-04-2016 alle 21:08.
FazzoMetal è offline