[capitan_crasy]

Ho ricevuto la risposta da bjt2 sul documento Revision Guide for AMD Family 10h dove è incluso lo step C2 delle CPU core Deneb e Shanghai:

Originariamente inviato da bjt2

La buona notizia è tutti i vecchi bachi fino al B3 sono stati corretti. Il terribile 298, il 309, i bachi sulla divisione, sulle funzioni stringa, sull'accesso in memoria con dati non allineati e molto importante per l'OC, l'instabilità con DIMM 1066 (355 e 370)...

Il C2 ha dei bachi che non hanno le precedenti revisioni.

327: violazione di resistenza elettrica sull'HT con nessuna conseguenza.

339: leggero ritardo tra 35 e 90 ns in stato attivo e fino a 640 ns in risparmio energetico (C1E) del riazzeramento del timer APIC. Per la precisione che ha questo timer il ritardo è non significativo. Errore poco grave, tanto più che si verifica solo quando il timer è arivato a fine corsa e deve riazzerarsi.

342: baco grave per la virtualizzazione. In determinati casi il guest può girare con le interrupt disabilitate rischiando che l'hypervisor perda la possibilità di riprendere il controllo. Se in quell'intervallo in cui le interrupt sono disabilitate il SO guest si blocca l'hypervisor non riuscirà più a riprendere il controllo.

343: se il BIOS usa la cache L2 come memoria tampone prima di inizializzare il controller RAM, dei dati possono essere invalidati. Il BIOS deve disabilitare qualcosa della L2 prima di usarla e riabilitarla quando ha finito. Bug non grave.

346: se un core ha frequenza maggiore del NB e se un altro core ha una frequenza minore del NB ma ottenibile da una divisione pari (2,4,6,8 ecc...) il processore potrebbe non essere in grado di fare un cache probe e bloccarsi. La soluzione è disabilitare qualcosa, ma non sono riuscito a trovare il registro nella guida e non so cosa si disabilita. Potrebbe impattare le prestazioni ma non è possibile determinarlo.

348: la resistenza di terminazione ha valore maggiore delle specifiche. Questo potrebbe ridurre i margini delle memorie e potenzialmente ridurre l'OC.

350: durante un cold reset la RAM può fallire l'inizializzazione. E' specificata una procedura per evitare che ciò accada. Questo non ha impatto sulle prestazioni. Bug lieve.

351: lo stato di riposo LS2 dell'HT non funziona correttamente. Bisogna usare LS1. Dovrebbe comportare solo un minore risparmio energetico.

352 353: SYSCALL e SYSRET eseguite incorrettamente se c'è un breakpoint. Questo baco affligge solo idebugger del kernel. E' specificato come evitare il problema. Non interesa l'uso normale del sistema.

359: la CPU ritarda di 200 microsecondi l'inizio del clock alla memoria. Non è stato rilevato alcun malfunzionamento, ma se qualche DIMM è sensibile a questo ci potrebbero essere problemi al BOOT.

360: prossibile riduzione dei margini della memoria se i registri di intensità dei PIN della RAM sono diversi tra loro e diversi dai valori raccomandati. Problemi si possono verificare solo con timing 1T. Nessun problema con timing 2T. Quindi questo significa che se le DIMM non sono identiche potrebbe essere necessario impostare timing 2T per avere più margine sulla memoria (per esempio in OC).

361: in un caso particolare potrebbe perdersi un breakpoint di una istruzione in un sistema guest. Bug veniale, che inderessa solo il debugging di applicazioni in macchine virtuali.

362: la CPU può bloccarsi sul warm reset se durante esso riceve dei pacchetti illegali sui link HT non coerenti. Non influisce sul cold reset. Se i dispositivi sul bus HT non generano mai pacchetti illegali, questo bug non si verifica.


L'unico baco potenzialmente grave del C2 è il 346. Non è possibile sapere cosa è disabilitato (non ho trovato il registro descritto nel manuale) e quindi quanto impatta le prestazioni. Ma se si evitano i moltiplicatori pari, è possibile che tale workaround non debba essere applicato.

Ringrazio bjt2 per la sua gentilezza e disponibilità!!!