[capitan_crasy]

AMD alla presentazione del K10 Barcelona ha rilasciato vari documenti ufficiali tra qui la guida per la creazione dei bios del il K10 chiamato "BIOS and Kernel Developer's Guide for AMD"
Clicca qui per il download del documento.

bjt2 con molta pazienza sta leggendo questo documento e grazie al suo impegno stanno uscendo cose molto interessanti sul K10:

Originariamente inviato da bjt2

Cose notabili:
- E' pieno di riferimenti alla memoria DDR3 e già spiega come un BIOS deve configurare il controller per la DDR3, con tutti i registri nuovi specifici per la DDR3 che non ci sono per le DDR2 (quindi a che pro inserire registri specifici per le DDR3 se poi la CPU non la supportasse? )
- Parla di varie versioni di CPU, ma non specifica che la revisione corrente NON supporta le DDR3
- Ci sono cose interessantissime per i sistemi multiCPU del tipo:
- Come configurare sistemi con CPU dal clock diverso
- Non sono supportati sistemi misti Barcelona / Vecchi Opteron: in tal caso funzionerà in single CPU
- Su sistemi multiCPU i clock dei controller della memoria sono uguali tra tutte le CPU
- Per sistemi a 2 CPU è possibile collegare le 2 CPU con due link in parallelo, posto che siano entrambi a 8 o 16 bit, per aumentare la banda tra le CPU
Poi ancora:
- Il controller RAM non può essere impostato ad una velocità inferiore alla metà della CPU (cioè se la CPU va a 2GHz il NB deve andare ALMENO a 1GHz)
- Il clock minimo di ogni core è 400MHz
- Il clock base è 100MHz (DDR)
- Ogni clock (HTT, CPU, NB) è derivabile con un moltiplicatore da 1 a ?? (devo ancora arrivare a leggere) più un divisore di 1, 2, 4, 8 o 16
- Il clock massimo di un link HT deve essere pari a quello del NB : ecco perchè ci sono versioni di Phenom con link HT di 3, 3,2 3,4 e 3,6 GHz : la frequenza nominale del controller RAM è esattamente la metà di quella indicata (quella frequenza è DDR)

Pagina 60 del PDF:

EDIT:

Dice specificamente che non si possono mischiare sullo stesso canale memorie buffered e un buffered, ECC e non ECC e DDR2 con DDR3. Specifica esplicitamente che non si possono mettere assieme DIMM DDR2 e DDR3 nè sullo stesso canale (come è ovvio) nè sui due canali diversi.

Questo perchè la tensione di alimentazione è unica (supporta ufficialmente 1.8V e 1.9V per le DDR2 e 1.5V per le DDR3... Anche questo è scritto nel PDF)

Altri indizi... Pagina 66...

Note: If DDR3 memory is used and the target frequency is greater than 400 MHz, then BIOS must perform two initialization passes for certain steps during the DCT/DRAM initialization; the first pass BIOS configures MEMCLK frequency to 400 Mhz, while the second pass BIOS configures MEMCLK frequency to the target frequency.

Program F2x[1, 0]94[Ddr3Mode], based on the platform and DIMM type.

Nei vari registri sono indicate le frequenze:

DDR2: da 200 a 533 (da 400 a 1066), con una sola DIMM per canale supportata a 1066
DDR3: da 400 a 800 (da 800 a 1600). Le DDR3 1600 non sono specificate nella tabella postata dalla news, perchè non sono ancora ufficializzate, ma il controller può essere già impostato a 1600, magari overcloccando una 1333

Allora...
Appena fatto il reset, il BIOS deve fare un casino prima di partire. Tutto è disabilitato, compreso il controller RAM. Quindi se gli serve spazio deve configurare fino a 48 KB della cache L1 dati come "RAM" temporanea. Poi su quel documento è spiegato per filo e per segno cosa deve fare il BIOS: tantissimi controlli su che CPU ci sono montate, frequenze ecc... Poi si passa al capitolo controller RAM: deve determinare quanti e quali dimm ci sono, leggere gli SPD e fare la taratura dei ritardi delle linee. Per le DDR3 deve fare doppia taratura: la prima a 400 MHz e se le DIMM sono oltre 400 MHz (DDR) deve fare una seconda taratura. Questo ancora prima di fare il POST del BIOS... Nessun doppio boot, mi pare di aver capito...

No, è solo un esempio, purtroppo... Fa vedere come funziona l'algoritmo per calcolare i P-states migliori per il mix di processori (in quel caso 4)... E' confermato che il bios può settare in partenza i vari P states e la CPU SENZA NESSUN INTERVENTO DI DRIVER li può variare. Si possono al massimo settare i valori minimi di performance sotto cui non scendere mai (per esempio disabilitando del tutto l'abbassamento di clock), settare i valori MASSIMI di performance in caso di surriscaldamento, settare i valori massimi di performance in caso di superamento di una certa temperatura, ecc... Insomma è un casino... Ma tutto molto interessante!

Infatti in quel famoso PDF ( ) è previsto il supporto a 3 CPU e specifica che il BIOS deve avere una opzione per disabilitare un core per i SO legacy che supportano solo un numero di core potenza di 2 (quali sono? ).
In ogni caso ciò non esclude che possano esistere X4 con un core non funzionante rimarcati come X3. Questo perchè nel PDF è specificato che per la RAS (affidabilità), il BIOS al POST deve controllare tutte le CPU e non abilitare quelle malfunzionanti (perchè al boot è abilitato solo il core 0... Ovviamente se il core ad essere malfunzionante è quello zero la CPU dovrebbe essere buttata, a meno che al livello di fabbricazione non rinominino una delle CPU funzionanti come nuova CPU 0...)

Memorie DDR2/DDR3 a 1066Mhz

Ci sono scritte talmente tante cose che a me era sfuggito il fatto degli 8Gb per modulo... Poi il fatto del limite di 2 DIMM per le DDR2 1066 lo sapevo, ma non capisco il limite di due DIMM solo per le DDR3 1066... Inoltre il Phenom supporta anche le DDR3 800, per cui la taratura dei ritardi è anche più semplice...

Semplicemente non sono supportate più di una DIMM per canale a 1066, almeno ufficialmente... E' chiaro che poi magari con un po' di overvolt e con il turnaround di 2T magari ci si arriva... E magari anche di più (visto che i moltiplicatori arriveranno almeno a 1600, per la compatibilità con le DDR3...)

-----------------

Per quanto riguarda la questione del RAS... Sempre da quel famoso PDF ( ), sono notizie che non ho riportato perchè riguardano i server... La sigla RAS sta per tutte le cose che il barcelona supporta per quanto riguarda l'affidabilità. Di seguito le indico, con un asterisco (*) per le caratteristiche che supportava anche il precedente K8:

- DDR2 registered con ECC e supporto chip kill (se uno dei chip del modulo RAM è morto, si può comunque usare) (*)
- Hardware scrubber della RAM con velocità di scansione programmabile: una logica per fare una scansione di tutta la RAM e per correggere gli errori ECC correggibili oppure per correggere immediatamente una locazione con errore ECC (*)
- Machine Check Exception e contatori di errori cache, I/O e memoria, per avere statistiche sull'affidabilità e mandare allarmi o predire danneggiamenti a RAM o link I/O (*)
- HT link retry: ristrasmissione di pacchetti HT corrotti. Solo HT 3.0 .
- Ridondanza memoria: possibilità, con moduli RAM con 2 o 4 banchi, di avere ridondanza della memoria. Una sorta di RAID 0 della memoria.
- Possibilità di disabilitare core non funzionanti e far partire lo stesso il sistema.

E altre cosucce meno importanti...

Gli affinamenti che dice che verranno nello step B2 sono dovuti ad una tabella all'inizio del PDF dove si dice le feature che saranno implementate in uno step successivo (sempre relative al RAS)... Roba di poco conto per noi utenti home (anche perchè saranno abilitate solo per le versioni Opteron, a parte, forse, la disabilitabilità dei core che è utile anche in ambito desktop)...

In continuo aggiornamento...

Un grazie bjt2 per l'impegno svolto nel tradurre il documento AMD!!!