Sin dallo scorso mese di Giugno 2006, in occasione del proprio Analyst Day, AMD ha iniziato a divulgare alcune informazioni sulla propria futura architettura di processore destinata a prendere il posto delle soluzioni Athlon 64 e Opteron da tempo disponibili in commercio. K8, questo il nome con il quale vengono indicate le cpu AMD attualmente sul mercato, è un'architettura che è stata presentata nel corso della primavera 2003 con le prime cpu Opteron, seguite a breve dalle cpu Athlon 64; nel corso di questi anni l'architettura è stata evoluta introducendo prima l'approccio dual core, in seguito il supporto alla memoria DDR2, ma senza radicali modifiche all'interno dell'architettura.

Dopo 4 anni dal debutto è decisamente giunto il momento per AMD di presentare una nuova famiglia di processori, e questo avverrà nel corso della seconda metà del 2007 prima con le soluzioni server Opteron, note con il nome in codice di Barcelona, e verso la fine dell'anno con le cpu desktop appartenenti alla famiglia Phenom. Intel ha sofferto le innovazioni tecnologiche introdotte da AMD con l'architettura K8, ma dal debutto delle soluzioni Core 2 Duo avvenuto nell'estate 2006 ha potuto beneficiare di un evidente vantaggio prestazionale sulle proposte AMD.

Le cpu della famiglia Barcelona, indicate in questi mesi anche con il nome in codice di K10 benché quest'ultimo non sia stato ufficialmente proposto da AMD, si propongono quindi quale vera e propria arma di riscatto di AMD per il segmento dei sistemi desktop e server, con la quale poter contrastare non solo le attuali cpu core 2 Duo e Core 2 Quad di Intel, ma anche le future evoluzioni indicate con il nome in codice di Penryn. Con quali caratteristiche K10 potrà riuscire a ottenere questo intento? Grazie ad una serie di innovazioni architetturali miranti a superare le limitazioni delle cpu K8, e allo stesso tempo a meglio sfruttarne le unicità quali il memory controller integrato e il bus Hypertransport. Di seguito una breve lista di quelle che saranno le novità architetturali delle future cpu AMD:

• nuove estensioni SSE4;
• supporto SSE dual 128bit, contro quello a 64bit delle attuali versioni di processore Athlon 64 e Opteron;
• scheduler in virgola mobile a 36 vie, con ampiezza passata da 64 a 128 bit;
• raddoppio della bandwidth delle instruction fetch, passando da 16 a 32 bytes per ciclo di clock;
• nuova generazione di bus HyperTransport, revision 3.0, inizialmente solo per i processori desktop e in seguito anche sulle soluzioni server;
• raddoppio del bus tra le cache L1 e L2, passato da 128bit a 256bit (2 bus indipendenti da 128bit);
• prefetcher modificati per fornire dati direttamente alla cache L1;
• aggiunta di un prefetcher DRAM integrato nel memory controller;
• memory controller ottimizzato, specificamente sviluppato per sfruttare la presenza di 4 core;
• tecnologia di virtualizzazione migliorata;
• gestione del risparmio energetico più avanzata che in K8.

Abbiamo evidenziato come le nuove architetture K10 debutteranno in sistemi server e desktop nel corso della seconda metà dell'anno, volutamente trascurando le soluzioni notebook. AMD propone al momento attuale le cpu Turion 64 X2, soluzioni dual core basate su architettura K8 che differiscono solo in misura marginale rispetto alle soluzioni Athlon 64 X2 e Opteron: le funzionalità di risparmio energetico sono ovviamente più sofisticate e il consumo complessivo più ridotto, così da meglio adattare queste cpu ai sistemi notebook, ma di fatto abbiamo a parità di frequenza di clock prestazioni allineate a quanto ottenibile con le cpu Athlon 64 X2.

Nel corso del 2008 AMD intraprenderà una scelta molto chiara circa l'architettura delle proprie cpu per sistemi notebook: le cpu attualmente indicate con il nome di Griffin, che ancora non sappiamo se acquisteranno il nome commerciale di Turion o se AMD deciderà di introdurne uno nuovo, non rappresenteranno una evoluzione in chiave mobile delle future cpu K10 al pari di quanto accaduto in precedenza con le soluzioni Turion 64. Per la prima volta AMD presenterà una soluzione specificamente sviluppata mettendo al primo posto, quale base per le scelte architetturali, le esigenze alla base di un sistema notebook: contenimento dei consumi bilanciato a prestazioni velocistiche che siano le più elevate possibili.

Il debutto delle cpu Griffin vedrà inoltre per la prima volta una piattaforma notebook completamente sviluppata da AMD: parliamo di Puma, nome in codice del connubio tra processore Griffin e prossima generazione di chipset integrato sviluppato da AMD, modello 780G noto anche con il nome in codice di RS780. Questo chipset è stato sviluppato dal dipartimento chipset di AMD, ex ATI, e rappresenterà uno dei primi frutti concreti nell'integrazione tra AMD e ATI avvenuta a seguito dell'acquisizione dello scorso anno; è con sinergie di questo tipo che AMD mira a contrastare il dominio di Intel nel segmento delle soluzioni notebook, detenuto sino ad ora con le soluzioni della famiglia Centrino.

Con Griffin per la prima volta AMD introdurrà sul mercato una serie di processori specificamente sviluppati per le esigenze dei sistemi notebook, non derivando direttamente tali cpu dalle proprie architetture desktop. Un approccio di questo tipo è per certi versi differente a quanto sviluppato da Intel con la serie di processori Core 2 Duo, disponibili in versioni per sistemi desktop, notebook e server ma di fatto tutti basati sulla medesima architettura di base.

Per quale motivo AMD ha optato per un approccio architetturale differente per le proprie cpu notebook, rispetto a quelle desktop e server? La risposta è da trovare nella volontà di ottenere un processore che potesse integrare al proprio interno svariate tecnologie miranti al contenimento del consumo, evitando che la ricerca delle pure prestazioni velocistiche potesse in qualche misura costringere a compromessi in termini di durata delle batterie.

Alla base delle cpu Griffin troviamo quindi un'architettura dual core, nella quale ogni singolo processore riprende le caratteristiche tecniche base delle cpu della famiglia K8. Dal punto di vista delle caratteristiche architetturali che influenzano direttamente le prestazioni velocistiche, quindi, le cpu Griffin vantano una struttura molto simile a quella delle soluzioni Turion 64 X2 attualmente in commercio. Mancano le novità architetturali che AMD implementerà nelle cpu K10 per sistemi desktop e server, tra le quali le nuove istruzioni SSE4 e il supporto SSE dual 128bit, oltre alle varie altre novità che nelle cpu della famiglia Barcelona permetteranno di ottenere significativi incrementi prestazionali rispetto alle soluzioni Athlon 64 X2 e Opteron attualmente sul mercato. La scelta di AMD, condivisibile o meno, è stata quindi quella di non scendere a possibili compromessi in termini di risparmio energetico con queste cpu, giudicando le prestazioni dell'architettura K8 adeguate ai pattern d'utilizzo dei sistemi notebook.

Die del processore Griffin

Le cpu Griffin integreranno cache L2 indipendente per ciascun core di processore; il quantitativo passerà dagli attuali 512 Kbytes delle cpu Turion 64 X2 sino a 1 Mbyte, lo stesso valore integrato nelle cpu Opteron e in alcune versioni di processore Athlon 64 X2. La tecnologia produttiva adottata per questa serie di processori sarà ovvimente quella a 65 nanometri, dalla fine del 2006 in piena produzione presso la FAB36 di Dresda, in Germania. Il Socket di connessione con la scheda madre sarà quello S1 utilizzato attualmente con le cpu Turion 64 X2, ma una differente disposizione dei pin di contatto renderà impossibile montare processori Griffin su notebook per processori Turion 64 X2 e viceversa. AMD ha anticipato livelli di TDP massimi di 35 Watt per questi processori, nelle versioni più potenti, con ovviamente spazio qualora la tecnologia lo permetta per versioni a consumo più ridotto; ricordiamo che queste soluzioni integrano al proprio interno il memory controller, componente che quindi entra nel computo del consumo complessivo della cpu e che è invece esterno nelle architetture concorrenti di Intel.

Quali sono allora le novità architettuali che verranno implementate da AMD nelle cpu Griffin? Numerose, e tutte come abbiamo specificato incentrate nell'ottica di contenere i consumi di funzionamento. AMD indica questo processore come di tipo System on a Chip: questo implica, all'atto pratico, che tutti i principali componenti sono integrati all'interno di un unico chip. Osservando la struttura delle cpu K8, come di quelle K10 del resto, si può affermare che questo sia in parte vero, in quanto questi processori integrano al proprio interno il memory controller.

Il primo elemento che ha visto varie innovazioni miranti al contenimento del consumo è proprio il memory controller: di tipo DDR2, pensato per sfuttare al massimo lo standard DDR2-800, è compatibile con i soli moduli SoDimm appositamente sviluppati per sistemi notebook, al contrario di quanto implementato nelle soluzioni Turion 64 X2 che permette di utilizzare anche tradizionali moduli SDRAM. Questo approccio ha permesso di contenere il consumo di funzionamento, ma AMD non si è limitata a questo: il DRAM prefetcher è stato ridisegnato interamente rispetto a quanto implementato in K8, non prendendo quello completamente nuovo sviluppato per le cpu Barcelona ma sfruttando il design di quest'ultimo per ricavarne un'unità meglio adatta all'utilizzo in sistemi notebook. La conseguenza diretta di questo è una superiore efficienza nella gestione della memoria rispetto alle cpu di classe K8, con quindi potenziali incrementi prestazionali.

L'intervento più importante per contenere il consumo di funzionamento del processore Griffin, a livello di memory controller, è dato dalla possibilità di gestire in modo indipendente il voltaggio di alimentazione rispetto a quello dei Core del processore. In precedenza il voltaggio del memory controller era dipendente da quello dei core del processore, rendendo quindi difficile un contenimento del consumo complessivo nel momento in cui l'utilizzo della memoria era molto basso, ma non quello dei core del processore.

AMD ha implementato anche una gestione indipendente del voltaggio di alimentazione di ogni singolo core: Griffin integra quindi 3 voltage planes indipendenti per ciascun core di processore e per il memory controller, affiancati da uno unificato per i PLL integrati e per i PHY di HyperTransport e DDR. Segnaliamo come le cpu della famiglia Barcelona abbiano voltaggi indipendenti per memory controller e core, ma che per questi ultimi il voltage control sia unificato: questo implica, quindi, che con le cpu Barcelona il voltaggio di alimentazione fornito a ciascun core sia sempre quello richiesto dal processore al massimo carico di utilizzo in un determinato istante.

Ogni core di processore può non solo variare indipendentemente il proprio voltaggio di alimentazione, ma anche la frequenza di clock; AMD ha previsto 8 differenti livelli di frequenza di clock che possono essere raggiunti dal processore prima di entrare in modalità C1, con valori pari a multipli di 1/8 della frequenza di clock massima della cpu. Se ad esempio il processore Griffin avesse frequenza di clock massima di 2,4 GHz, questi sarebbero gli intervalli di frequenza di clock che si rendono accessibili:

• frequenza massima: 2,4 GHz
• 7/8 frequenza massima: 2,1 GHz
• 6/8 frequenza massima: 1,8 GHz
• 5/8 frequenza massima: 1,5 GHz
• 4/8 frequenza massima: 1,2 GHz
• 3/8 frequenza massima: 900 MHz
• 2/8 frequenza massima: 600 MHz
• 1/8 frequenza massima: 300 MHz

Alle varie frequenze di clock corrispondono 5 livelli di voltaggio di alimentazione del processore: è evidente quindi come il consumo complessivo del processore possa variare con stepping molto più ravvicinati rispetto a quanto non avvenga con le cpu notebook attualmente in commercio, portando quindi a ottenere anche solo lievi margini di miglioramento della durata delle batterie in quegli ambiti nei quali un processore notebook tradizionale di fatto non riuscirebbe ad entrare in una delle sue modalità di risparmio energetico.

E' evidente quindi come la frequenza di clock minima sia sensibilmente inferiore a quanto ottenibile con le attuali cpu notebook sia Intel che AMD, a tutto vantaggio della riduzione dei consumi in tutte quelle condizioni nelle quali il processore resta in attesa di ricevere istruzioni. Completate le fasi di downclock della cpu e una volta raggiunta la condizione C1, il processore può entrare nelle modalità C3 e C4, Deep Sleep e Deeper Sleep, con le quali viene ulteriormente ridotto il consumo complessivo spegnendo alcuni componenti.

AMD ha specificato che la gestione delle differenti modalità di frequenza di clock non verrà effettuata in Griffin via driver ma direttamente in modo nativo nella cpu, a differenza di quanto accade ora con le cpu Turion 64 X2: questo permetterà di beneficiare delle tecniche avanzate di risparmio energetico senza dover per questo installare particolari driver nel sistema o selezionare specifiche impostazioni.

Il contenimento del consumo di funzionamento del sistema passa attraverso l'ottimizzazione spinta di ogni componente; per questo motivo AMD ha optato per utilizzare in queste nuove piattaforme la tecnologia HyperTransport 3.0, che non solo mette a disposizione frequenze di funzionamento più elevate rispetto all'implementazione attualmente utilizzata dalle cpu Athlon 64 X2 e Turion 64 X2 ma permette di meglio scalare prestazioni e consumi in funzioni delle specifiche esigenze del sistema.

Gli elementi che determinano il funzionamento di un'interfaccia HyperTransport 3.0 sono due: l'ampiezza del link di collegamento e la sua frequenza di funzionamento. Tra processore Griffin e chipset 780G AMD ha adottato link di tipo x16, quindi con massima ampiezza possibile, con frequenza di clock di 2,6 GHz. L'ampiezza del link HyperTransport può essere ridotta dinamicamente passando alle modalità x8, x4 oppure x2 a seconda del tipo di carico di lavoro richiesto dal sistema e dal livello di traffico richiesto in uno specifico istante al bus HT; in alcuni casi limite, come vedremo, il link HT può essere del tutto disconnesso così da ridurne al minimo il consumo, anche al limite nel momento in cui entrambi i core del processore si trovano in una fase di esecuzione. Detto in altro modo, quindi, la gestione del risparmio energetico del link HyperTransport 3.0 è dipendente dal tipo di carico di lavoro generato sul link stesso e non da quanto avvenga, più o meno direttamente, con il processore di sistema.

Ogni link HyperTransport può operare in modo completamente indipendente dall'altro: questo implica che non solo possa variare dinamicamente la propria ampiezza ma anche disattivarsi del tutto a prescindere da cosa accada all'altro link, a seconda del tipo di carico di lavoro richiesto in uno specifico istante.

Grazie all'utilizzo di un proprio chipset AMD ha potuto operare una elevata integrazione tra cpu e chipset stesso, sempre nell'ottica di minimizzare i consumi complessivi;  il chipset opera costantemente a monitorare l'attività del processore in termini di traffico e di status, oltre che di traffico I/O, così da poter bilanciare i propri parametri di funzionamento con quelle che sono le specifiche esigenze della cpu.

Il memory controller integrato nel processore è stato sviluppato in modo da poter abilitare la modalità C4 deeper sleep in sistemi con grafica UMA senza la necessità di avere on board una memoria frame buffer locale: questo semplifica la costruzione del PCB della scheda madre del notebook, non richiedendo l'integrazione di un chip memoria addizionale che operi come frame buffer accanto al north bridge del chipset da utilizzare nel momento in cui la memoria di sistema venga spenta o il memory controller posto nella modalitò di risparmio energetico più spinta.

AMD ha sviluppato anche una nuova tecnica di gestione delle modalità di controllo termico del processore; per ciascun core sono stati implementati due distinti sensori di temperatura, contro il singolo sensore presente all'interno delle architetture Turion 64 X2, così da poter avere un più accurato monitoraggio delle temperature di ogni core istante per istante. Il processore utilizza una nuova interfaccia SMBUS che collega direttamente il controller termico del processore con il chipset, rimuovendo quindi il circuito di controllo termico esterno alla cpu precedentemente richiesto per questa funzionalità con le cpu Turion 64 X2. A chiudere queste caratteristiche troviamo anche la possibilità, per le cpu Griffin, di gestire un sensore di temperatura specifico per i moduli memoria: qualora questi raggiungano valori di temperatura troppo elevati il processore può comandarne una riduzione della frequenza di funzionamento via memory controller integrato, così da riportarne la temperatura entro i parametri di specifica.

780G è il nome con il quale verrà commercializzata la soluzione chipset che AMD proporrà in abbinamento ai processori Griffin, e che andrà a costituire quella che viene indicata come piattaforma Puma. Questo chipset, come il nome lascia facilmente intendere, è basato su un progetto sviluppato inizialmente da ATI e che rappresenta forse il primo vero frutto dell'integrazione tecnologica venutasi a creare a seguito dell'acquisizione di ATI da parte di AMD.

Il chipset è di tipo integrato, quindi prevede al proprio interno una GPU di classe DirectX 10; al momento attuale AMD non ha ancora fornito informazioni specifiche a riguardo ma possiamo dedurre che si tratti di un'architettura derivata dalle soluzioni di classe R600 recentemente presentate dal produttore americano, con la possibilità di gestire nativamente connessioni DVI, HDMI e Display Port. Tra le restanti caratteristiche da evenidenziare il supporto alle tecnologie HyperTransport 3.0 e PCI Express 2.0, che per l'inizio 2008 diventeranno diffuse in quasi tutte le soluzioni chipset AMD per sistemi desktop, oltre ovviamente a svariate ottimizzazioni miranti a contenere il consumo di funzionamento al massimo.

Hyper Flash è il nome scelto da AMD per la propria tecnologia concorrente a Intel Turbo Memory: si tratta di una logica di controllo per memoria NAND Flash integrata direttamente nel sistema, sia nella forma di una schedina add on che di moduli saldati direttamente sulla scheda madre, che integra supporto alle tecnologie Ready Boost e Ready Drive implementate in Windows Vista. All'atto pratico, quindi, anche le piattaforme Puma avranno a disposizione una memoria di tipo NAND Flash da abbinare a quella di sistema, così da sgravare in parte l'hard disk dall'accedere a informazioni frequentemente utilizzate dal sistema e velocizzare in generale l'esecuzione di applicazioni che richiedano un accesso frequente ai dati contenuti nell'hard disk. Segnaliamo come il collegamento tra Hyper Flash e south bridge del chipset avverrà attraverso un bus proprietario e non via bus PCI Express; secondo AMD, infatti, quest'ultimo non è la scelta migliore in termini di contenimento del consumo.

Il south bridge adottato in questo chipset sarà il modello SB700, soluzione che verrà proposta da AMD anche con le proprie soluzioni desktop di prossima introduzione nella seconda metà del 2007; tra le caratteristiche tecniche segnaliamo l'integrazione di 6 canali SATA con funzionalità Raid, 1 canale PATA e sino a 14 porte USB. AMD non ha integrato un controller di rete anche in questo nuovo south bridge, preferendo per questo continuare ad appoggiarsi a soluzioni sviluppate da partner specifici quali ad esempio Broadcom.

Molte soluzioni notebook integrano al proprio interno un sottosistema video dedicato, ma si basano su un chipset mobile che al proprio interno prevede la presenza di una GPU; se tipicamente un chip video dedicato permette di ottenere più elevate prestazioni velocistiche con applicazioni 3D, non si tratta dell'approccio più efficiente in termini di contenimento del consumo. AMD è giunta ad una soluzione, PowerXPress, con la quale poter garantire il miglior connubio possibile tra consumi e prestazioni 3D.

Se il notebook è alimentato da rete, le prestazioni velocistiche del sottosistema video sono quelle massime di cui è capace; il chip video dedicato viene utilizzato al posto di quello integrato per tutte le applicazioni 2D e 3D. Nel momento in cui il sistema viene scollegato dall'alimentazione di rete la gestione delle funzionalità video passa dinamicamente, senza necessità di operare con un riavvio del sistema operativo, al chip video integrato nella GPU, così da miniimizzare il consumo e da poter del tutto disabilitare il chip video dedicato. Questa funzionalità sarà supportata direttamente dai sistemi operativi Windows Vista, mentre non se ne prevede un'opzione anche per altri sistemi operativi tra i quali Windows XP in quanto implicherebbe un lavoro troppo elevato in termini di sviluppo driver e software.

Vediamo ora con alcuni esempi come le modalità avanzate di risparmio energetico implementate nelle cpu Griffin possano intervenire all'atto pratico; nei grafici il consumo complessivo del sistema è dato dalla somma dei consumi dei vari specifici componenti, partendo dai due Core sino alla memoria di sistema, al north bridge integrato, ai link HyperTransport e al chipset.

Spingendo al massimo le capacità elaborative del sistema tutti i componenti sono portati a generare il più elevato consumo complessivo; entrambi i processori operano con frequenza di clock e voltaggio di alimentazione massimi, e lo stesso vale per il chipset con sottosistema video integrato. La memoria è occupata al massimo, da questo il voltaggio più elevato sia per i moduli che per il memory controller, mentre i link HyperTransport sono operativi alla frequenza di specifica con ampiezza di default, portando ad un consumo più elevato.

Un possibile scenario prevede un core che opera a pieno carico, con il secondo core che è invece posizionato in stato P3, C0 con frequenza di clock dimezzata e voltaggio di alimentazione a livello intermedio; i restanti componenti sono tutti a pieno carico, in quanto la memoria è utilizzata al massimo e il chipset opera con frequenza e voltaggio più elevati.

Mantenendo invariati i livelli di consumo di chipset e memoria, per via del tipo di elaborazione svolta, crolla il consumo del primo procesore che entra in stato C1: il voltaggio di alimentazione scende al valore minimo richiesto per garantire corretto funzionamento mentre restano invariati i parametri di funzionamento del secondo core. Se ne ricava una complessiva diminuzione del consumo dell'intero sistema.

I processori restano in attesa di eseguire qualsiasi tipo di elaborazione, entrando quindi in modalità Deeper Sleep che è quella alla quale corrisponde il minor consumo complessivo. Voltaggio e frequenza sono portati ai valori minimi concessi, e alcune parti del processore vengono del tutto spente così da incrementare quanto più possibile la durata della batteria. La memoria di sistema resta attiva, portando ad un livello di consumo che è il più elevato tra quello dei vari componenti; di conseguenza anche il north bridge integrato nel processore rimane attivo, con link HT collegato benché non a massima frequenza e con ampiezza ridotta mentre il chipset si pone in una situazione di ridotte prestazioni così da contenere il consumo.

Nel momento in cui tutti i componenti vengono portati a operare alle loro specifiche più basse si ottiene un generale contenimento del consumo; la memoria di sistema si pone in posizione di self refresh, mentre per il north bridge del chipset il clock è bloccato. Il link HyperTransport è del tutto scollegato, mentre il chipset con video integrato si pone nella modalitò di più ridotto consumo complessivo.

E' evidente, alla luce delle informazioni fornite in questi esempi, come il livello di consumo complessivo delle cpu Griffin e delle piattaforme Puma in generale sia fortemente dipendente dal tipo di livello di elaborazione richiesto dal sistema in uno specifico istante. Le tecniche di risparmio energetico operano a livello dell'intero sistema, permettendo non solo di variare frequenza di funzionamento e voltaggio di alimentazione di ciascun core ma anche di intervenire in modo specifico sugli altri componenti del sistema importanti sia in termini prestazionali che, ovviamente, anche per i consumi.

Confrontando l'approccio di AMD nel rendere disponibili informazioni su prodotti non ancora ufficialmente introdotti sul mercato, rispetto a quanto ultimamente svolto da Intel, balza chiaramente all'occhio come quello di AMD sia un comportamento molto più conservativo, mirante a non divulgare eccessive informazioni su quelle che sono le tecnologie in sviluppo in questi anni all'interno dei propri laboratori. Intel, al contrario, tra lo scorso anno e questi primi mesi del 2007 ha anticipato sia caratteristiche tecniche che prestazioni velocistiche delle proprie future architetture di processore: l'esempio più vicino a noi in ordine temporale sono i benchmark delle soluzioni Penryn divulgati in occasione dell'IDF Spring 2007 di Beijing.

Questo non deve tuttavia distogliere l'attenzione dall'importanza dell'annuncio odierno: AMD, con i processori della famiglia Griffin, mira a proporre soluzioni specificamente studiate per sistemi notebook che possano portare ad incrementare in modo sensibile l'autonomia di funzionamento delle batterie, con quindi un beneficio tangibile per tutti gli utenti di sistemi notebook disposti a livelli prestazionali non all'altezza di un sistema desktop pur di poter lavorare in modo indipendente lontano dall'alimentazione di rete.

AMD ha anticipato di voler superare, con le piattaforme Puma e le cpu Griffin, la soglia di 5 ore di autonomia con una singola batteria per notebook. E' evidente come queste stime risentiranno poi all'atto pratico delle specifiche implementazioni adottate dai partner OEM: in questi anni abbiamo visto nei nostri test l'autonomia di un notebook, a prescindere dal processore, passare da oltre 7 ore in sistemi estremamente sviluppati dal punto di vista del contenimento del consumo, sino a poco più di 1 ora in notebook di elevate dimensioni con pochi accorgimenti per la salvaguardia dell'autonomia.

Per chi considera un'architettura K8 probabilmente poco adatta, dal punto di vista prestazionale, all'abbinamento con le piattaforme notebook attese nel corso del 2008, AMD ha in serbo un'evoluzione di Griffin dotata di tutte le innovazioni implementate nelle cpu della famiglia Barcelona. Quando questa nuova famiglia di processori sarà disponibile sul mercato è presto per dirlo: possibile che tale approccio possa venir scelto da AMD per le prime soluzioni della famiglia Fusion, ma onestamente si tratta più di speculazioni da parte nostra che di reali segnali, anche solo indiretti, provenienti da AMD.

Riteniamo tuttavia, almeno su carta, che le caratteristiche architetturali delle cpu K8 possano permettere a questi processori di essere allineati alle caratteristiche prestazionali attese dalle cpu Intel della famiglia Penryn per sistemi notebook, attese al debutto nel corso del 2008; l'incremento della cache L2 in Griffin e il nuovo DRAM prefetcher lasciano spazio ad aspettative elevate in termini di pure prestazioni velocistiche per queste cpu, anche se non all'altezza di quanto sia ottenibile con processori della famiglia Barcelona.

Griffin e Puma sono anche i primi frutti concreti, a nostro avviso, dell'integrazione tecnologica venutasi a creare in AMD a seguito dell'acquisizione di ATI; nella prima metà del 2008, periodo previsto di lancio dei processori Griffin e delle soluzioni Puma, AMD raggiungerà elevati livelli di ottimizzazione a livello di intero sistema e di piattaforma, miranti in questo caso al contenimento massimo del consumo con ogni componente della piattaforma. Il passaggio successivo è quello dell'integrazione a livello di silicio: sarà questo il tempo delle prime soluzioni della famiglia Fusion, con le quali quindi CPU e GPU verranno integrate nello stesso package, possibilmente nello stesso componente di silicio o in un'architettura Multi Chip Module, così da poter beneficiare di tutti i vantaggi prestazionali e di consumo propri di questi approcci.

E' proprio nell'ottica del consumo, e di una incrementata efficienza di funzionamento, che dobbiamo vedere la futura adozione di processori della famiglia Fusion da parte di AMD; le soluzioni Fusion verranno inizialmente adottate proprio in sistemi nei quali l'abbinamento tra prestazioni e contenimento dei consumi è un elemento critico per il successo di una piattaforma, e quale migliore esempio in questo dei sistemi notebook.