IDF Fall 2008 Day 2: MID, Roadmap e prodotti CE

IDF Fall 2008 Day 2: MID, Roadmap e prodotti CE

La seconda giornata dell'Intel Developer Forum Fall 2008 di San Francisco è all'insegna della cosiddetta "pervasive internet": dai Mobile Internet Devices sino alle soluzioni SoC che permetteranno di fruire la rete comodamente dalla televisione. Poi uno sguardo al futuro dei processori con un riassunto delle roadmap relative a tutti i comparti

di Alessandro Bordin, Andrea Bai pubblicato il 21 Agosto 2008 nel canale Processori
 

Roadmap dei processori - Server

La prima roadmap sottoposta al pubblico è quella relativa all'ambito server. In questo segmento del mercato già dalla fine del 2008 si potrà assistere all'avvento dell'architettura Nehalem, con i processori Nehalem-EP destinati appunto alle soluzioni server. Il passaggio delle soluzioni entry-level e di fascia alta ad architetture Nehalem si avrà invece nel corso della seconda metà del 2008: le prime con i processori Lynnfield e Havendale, le seconde con le soluzioni attualmente conosciute con il nome in codice di Nehalem-EX.

La piattaforma Nehalem-EP sarà di tipo dual socket, ognuno dei quali con memory controller integrato e permetterà di supportare sino a 18 moduli di memoria DDR3 (ogni CPU gestisce fino a tre canali DDR3 con tre moduli per ciascun canale). La piattaforma sarà ovviamente caratterizzata dalla presenza della tecnologia Quick Path Interconnect che instaurerà le comunicazioni tra i processori e tra questi e il chipset X58.

Grossomodo simile la struttura della piattaforma destinata ai sistemi a quattro socket. In questo caso va sottolineata la presenza della tecnologia QPI che mette in comunicazione ciascuna CPU con le altre.

Intel conferma poi il debutto di una nuova serie di processori Xeon 7400 basati su architettura Core 2 e dotati di 6 core operanti in parallelo tra di loro nel corso del prossimo mese di settembre. Il nome in codice con il quale queste cpu vengono indicate è quello di Dunnington. L'immagine del Die mostra chiaramente i 3 blocchi di processori dual core affiancati da una cache L3 da 16 MB di capacità. In tutto si contano 1,9 miliardi di transistor, realizzati con processo Hi-K a 45 nanometri. Le cpu Dunnington sfrutteranno un singolo front side bus da 1.066 MHz di clock per collegare ogni Socket di processore al memory controller.

Questi processori continueranno saranno utilizzati con la piattaforma Caneland, attualmente già proposta da Intel in abbinamento ai processori Xeon 73xx. Un sistema di questo tipo a 4 Socket permetterà di avere a disposizione un massimo di 24 Core di processore in parallelo.